特許ウォッチ

公開番号2023171698
公報種別公開特許公報(A)
公開日2023-12-04
出願番号2022083458
出願日2022-05-21
発明の名称シリコンブレイン
出願人個人
代理人
主分類G06N 3/063 20230101AFI20231127BHJP(計算;計数)
要約【課題】シリコンチップ上に神経回路網を模擬し、ビットによらない情報記憶システムを提供する。
【解決手段】神経回路網は、半導体表面上に第一の軸方向と、第二の軸方向と、に周期的に配置される複数の島と、複数の島のうち、第一の方向及び第二の方向に隣り合う、二つの島の間にそれぞれ配置される、第一のリンク及び第二のリンクと、第三の軸方向の、第一のワード線と、第四の軸方向の、第二のワード線と、を有する。複数の島はそれぞれ、半導体表面上に形成する拡散層を含む。第一のリンクは、複数の島のうち、第一の方向に隣り合う二つの島を架橋する第一の選択ゲートである。第二のリンクは、複数の島のうち、第二の方向に隣り合う、二つの島を架橋する第二の選択ゲートである。第一の選択ゲート及び第二の選択ゲートは、それぞれ選択ゲートコンタクトを有する。選択ゲートコンタクトは、第一のワード線及び第二のワード線により選択される。
【選択図】図7
特許請求の範囲【請求項１】
半導体表面上に第一の軸方向と、第二の軸方向と、に周期的に配置される、複数の島と、
前記複数の島のうち、前記第一および第二の方向に隣り合う、二つの島の間にそれぞれ配置される、第一および第二のリンクと、
第三の軸方向の、第一のワード線と、
第四の軸方向の、第二のワード線と、
を有し、
前記複数の島は、それぞれ、前記半導体表面上に形成する拡散層を含み、
前記第一のリンクは、前記複数の島のうち、前記第一の方向に隣り合う、二つの島を架橋する第一の選択ゲートであり、
前記第二のリンクは、前記複数の島のうち、前記第二の方向に隣り合う、二つの島を架橋する第二の選択ゲートであり、
前記第一および第二の選択ゲートは、それぞれ選択ゲートコンタクトを有し、
前記選択ゲートコンタクトは、前記第一および第二のワード線により選択される、
ことを特徴とする半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記複数の島の一つの、
前記第一の軸方向に、前記第一の選択ゲートが配置され、
前記第二の軸方向に、前記第二の選択ゲートが配置される、
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
更に、接点トランジスタを備え、
前記接点トランジスタは、一つの接点ゲートと、二つの端子を備えており、
前記接点ゲートが、前記第一のワード線と接続し、
前記二つの端子のうち一方が、前記第二のワード線と接続し、
前記二つの端子のうち他方が、前記選択ゲートコンタクトに接続する、
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
更に、互いに直列する、二つの接点トランジスタを備え、
前記二つの接点トランジスタは、二つの接点ゲートと、二つの端子を備え、
前記二つの接点ゲートのうちの一方が、前記第一のワード線に接続し、
前記二つの接点ゲートのうちの他方が、前記第二のワード線に接続し、
前記二つの端子の一方が、前記選択ゲートコンタクトに接続する、
ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第一のワード線が、第一の配線層にあり、
前記第二のワード線が、第二の配線層にある、
ことを特徴とする請求項１記載の半導体装置。
【請求項６】
更に、ビット線と、第三の選択ゲートを有し、
前記第三の選択ゲートは、選択ゲートコンタクトと、二つの端子を有し、
前記第三の選択ゲートの二つの端子のうち、一方が、前記ビット線に接続し、ビット線コンタクトとなり、
前記第三の選択ゲートの二つの端子のうち、他方が、前記複数の島のうちの一つに接続し、
前記第三の選択ゲートの選択ゲートコンタクトは、前記第一および第二のワード線により選択される、
ことを特徴とする請求項１記載の半導体装置。
【請求項７】
更に、オペアンプを備え、
前記オペアンプは、前記ビット線と接続し、前記ビット線の電位と、所定の閾電位とを比較し、
前記ビット線の電位が、前記閾電位より高ければ、データ１を出力し、
前記ビット線の電位が、前記閾電位より低ければ、データ０を出力する、
ことを特徴とする請求項６記載の半導体装置。
【請求項８】
更に、第一および第二のビット線選択ゲートと、ソース線と、を備え、
前記第一のビット線選択ゲートは、前記ビット線コンタクトと、前記オペアンプの間に設置され、
前記第二のビット線選択ゲートが、前記ビット線コンタクトと、前記ソース線の間に、配置される、
ことを特徴とする請求項７記載の半導体装置。
【請求項９】
更に、キャパシタを備え、
前記キャパシタは、前記第一および第二のビット線選択ゲートの間に配置され、
前記ビット線と接続される、
ことを特徴とする請求項８記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、シリコンチップ（ICチップ）にニューラルネットを集積するための技術に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
従来の半導体を用いた計算処理方法は、記憶装置（メモリ）と演算処理装置（CPU等）が連携して動作する。記憶装置（半導体メモリ）は、メモリセル（メモリ素子、ビットセル、あるいは単にセル）と呼ばれる記憶素子の集合（アレイ、セルアレイ、メモリセルアレイ、あるいは記憶素子アレイ）からなる。各素子は、すくなくとも、ソース、ドレイン、ゲート（もしくは制御ゲート）からなる。ソース、および、ドレインは、それぞれビット線と接続することが可能である。ゲートは、それぞれワード線に接続する。この接続は、一般に、コンタクト（端子）を通じて行われる。たとえば、ワード線コンタクト（端子）、あるいは、ビット線コンタクト（端子）である。このような素子の集合が２次元平面上に分配されている場合各記憶素子へのアクセスは、2次元平面の、互いに垂直なX方向とY方向に配置されたワード線（WL）とビット線（BL）によって行う。たとえば、A番目のワード線とB番目のビット線の交差したところに配置された記憶素子の番地は（A,B）となる。これを記憶素子のアドレスという。ただし、Aを特にX軸上の番地（X番地）という。Bを特にY軸上の番地（Y番地）という。
【０００３】
ムーアの法則（非特許文献１参照）にしたがい半導体製造プロセスを利用してシリコンウェーハ表面上により多くの記憶素子を集積することが長らく半導体メモリ技術開発の主流であった。しかしながら近年（２０１５年以降）２次元平面内への記憶素子の集積度を上げることが難しくなり、量産品レベルでも３次元空間に記憶素子を配置する方法が主流になってきている。このとき、番地は（A、B、C）で表すことができる。ただし、CはXY平面に垂直なZ軸上の番地（Z番地）である。
【０００４】
しかしながら、２次元であろうが３次元であろうが、現在の半導体記憶装置の情報の記録方法は記憶素子を単位としており、各記憶素子（セル）が０と１、２つの値を持つ場合、１セル辺り１ビットの記憶容量（記憶できる情報量）があるという。こような記憶素子が２セルあれば、記憶容量は２ビットであるという。このとき０と１の組み合わせ（００）、（０１）、（１０）、（１１）の４通りである。この場合の数は２の２乗によって計算できる。セルアレイがNセルの記憶素子で構成されていれば、そのセルアレイの記憶容量はNビットである。この場合の数は２のN乗で計算できる。
【０００５】
したがって、従来の半導体装置の情報量（ビット数）は、低を２とする対数で場合の数をあらわしたものとなる。いわゆる多値と呼ばれる技術を利用しても対数の低が４になったり８になったりするのみで、そうした対数は低を２とする対数に変換することがいつでもできるので、多値技術を使ったとしてもビットで情報を記述することに変わりはない。
【０００６】
これに対し、人間の脳は記憶素子で構成されていない。あえて記憶素子に対応するものがあるとすれば神経細胞の一部を構成する細胞体をあげられることが可能だが、この細胞体に０あるいは１の情報を記憶するようなことはしない。
【０００７】
図１に簡単に示すように、一般に、神経細胞（ニューロン、Neuron）は一つの細胞体(Soma body)、複数の（たとえば数十の）樹状突起(Dendrites)、一つの軸索(Axon)という３つの部分からなる。細胞体は、これら複数の樹状突起から外部入力を受領することができる。軸索は、一般に樹状突起より長く伸び、その先端は更に数十から数百に分岐している。これら分岐した軸索の先端を軸索末端（あるいは軸索終端、Axon terminal）という。
【０００８】
図２に簡単に示すように、軸索端末は他の細胞体の樹状突起の一つに近づき接合を作る。この接合をシナプシス(Synapsis)と呼ぶ。
【０００９】
今細胞体Aと細胞体Bがある。細胞体Aには複数の樹状突起（n）を通して外部から複数の入力x(n)がある。ただし、nは1からNまでの整数とする。細胞体Aは入力x(n)にそれぞれ重みW(n)を割り当てる。この重みに従って足し合わされた信号をSUMとする。SUMは軸索を通して軸索末端の一つに転送される。SUMがある閾値（threshold of exitation）を超えると神経細胞は活動電位を発生し、シナプシスを駆動して細胞体Ａから細胞体Ｂに神経伝達物質が伝わる。
【００１０】
この閾値は、信号が繰り返し伝わることによって変化する。つまり経験を繰り返し学習することによってシナプシスのつながりが強くなったり、切れたり、シナプシスの付け替えが発生したりする。シナプシスのつながりが強くなるのは閾値が下がるということで説明できる。シナプシスが切れるのは閾値が上がることで説明できる。シナプシスの付け替えが発生するのはシナプシスの閾値の分布が変わることで説明できる。
（【００１１】以降は省略されています）

関連特許