特許ウォッチ

公開番号2023124089
公報種別公開特許公報(A)
公開日2023-09-06
出願番号2022027676
出願日2022-02-25
発明の名称情報処理装置
出願人キヤノン株式会社
代理人個人,個人
主分類G06F 8/654 20180101AFI20230830BHJP(計算;計数)
要約【課題】サブCPUがファームウェアをアップデートする際のMFPのダウンタイムを削減できる情報処理装置、その制御方法、プログラム及び記憶媒体を提供する。
【解決手段】情報処理装置の起動に基づいて第1制御手段は、前第1ブートコードの改ざん検知を実行し、第1ブートコードの改ざんが検知されず、且つ、第1ブートコードのバージョン情報と第2ブートコードのバージョン情報が異なる場合に、第2制御手段のリセット処理の完了後に、第1ブートコードを用いて第2ブートコードを上書きする。
【選択図】図5
特許請求の範囲【請求項１】
起動時に実行する第１ブートコードと前記第１ブートコードのバージョン情報を記憶する第１記憶手段と、前記第１ブートコードのバックアップである第２ブートコードと前記第２ブートコードのバージョン情報を記憶する第２記憶手段と、を有する情報処理装置であって、
前記第１ブートコードの改ざん検知を実行する第１制御手段と、
前記第１制御手段によってリセット処理が実行されることによって動作可能になる第２制御手段と、を有し、
前記情報処理装置の起動に基づいて前記第１制御手段は、
前記第１ブートコードの改ざん検知を実行し、
前記第１ブートコードの改ざんが検知されず且つ前記第１ブートコードのバージョン情報と前記第２ブートコードのバージョン情報が異なる場合に、前記第２制御手段のリセット処理の完了後に、前記第１ブートコードを用いて前記第２ブートコードを上書きすることを特徴とする情報処理装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１制御手段は、前記第１ブートコードのバージョン情報と前記第２ブートコードのバージョン情報を比較した後で、前記第２制御手段にリセット処理を開始させることを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記第１制御手段は、
前記第２制御手段のリセット処理を開始させた後、前記第２制御手段のリセット処理が完了するまで、前記第１記憶手段にアクセスしないことを特徴とする請求項１または２に記載の情報処理装置。
【請求項４】
前記第１制御手段は、前記第２制御手段にリセット処理を実行させ且つ前記第２制御手段のリセット処理の完了を検知するまで、前記上書きを行わないことを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
【請求項５】
前記第２制御手段のリセット処理は、前記第２制御手段が前記第１記憶手段から前記ブートコードを読み出して実行する処理であることを特徴とする請求項１乃至４のいずれか１項に記載の情報処理装置。
【請求項６】
前記第２制御手段によって実行され、前記情報処理装置の機能を実行可能にするプログラムを少なくとも記憶する第３記憶手段を有し、
前記第２制御手段は、前記第１制御手段による前記上書きと並行して前記第３記憶手段に記憶された前記プログラムを実行することを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
【請求項７】
前記第３記憶手段は、不揮発性の半導体ストレージであることを特徴とする請求項６に記載の情報処理装置。
【請求項８】
前記第１制御手段と前記第２制御手段と前記第１記憶手段と前記第２制御手段に接続されたバスを有することを特徴とする請求項１乃至７のいずれか１項に記載の情報処理装置。
【請求項９】
前記第１記憶手段および前記第２記憶手段は、ＲＯＭであることを特徴とする請求項１乃至８のいずれか１項に記載の情報処理装置。
【請求項１０】
前記第１制御手段は、ＣＰＵコアと前記第１制御手段のブートコードを記憶するＲＯＭを含み、
前記情報処理装置の起動に従って、前記ＣＰＵコアが前記第１制御手段のブートコードを実行することによって、前記第１制御手段のリセット処理が実行されることを特徴とする請求項１に記載の情報処理装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理装置および情報処理装置の制御方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来の画像形成装置（以後、ＭＦＰと呼ぶ）におけるファームウェアの改竄検知では、まず、メインＣＰＵが起動する前に、サブＣＰＵがメインＣＰＵの実行するファームウェアを読み出し、改竄されていないか検証する方法がある。そして、ファームウェアが改竄されている場合、サブＣＰＵがバックアップ用のファームウェアから、改竄検知されたファームウェアを上書きして復旧する。
【０００３】
また、ファームウェアをアップデートする際は、バックグラウンドで予めアップデートに必要となる更新用のファームウェアをダウンロードし、適用時刻に達したことにより再起動し、セーフファームでアップデートを行っている。アップデート時は、セーフファームにより、アップデートに必要なファームウェアが改竄されていないか検証を行い、正当性が確認できた場合にファームを上書きする。（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－５３００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の構成によれば、適用時刻になった際に再起動し、ファームウェアのアップデートを行う。再起動時、セーフファームが更新用のファームウェアを上書きし、完了してからメインＣＰＵによりシステムの起動を開始している。このような構成では、ファームウェアのアップデートを行っている間は、メインＣＰＵによるシステムの起動が行われず、ユーザがＭＦＰを使用することができない。
【課題を解決するための手段】
【０００６】
本発明は、起動時に実行する第１ブートコードと前記第１ブートコードのバージョン情報を記憶する第１記憶手段と、前記第１ブートコードのバックアップである第２ブートコードと前記第２ブートコードのバージョン情報を記憶する第２記憶手段と、を有する情報処理装置であって、前記第１ブートコードの改ざん検知を実行する第１制御手段と、前記第１制御手段によってリセット処理が実行されることによって動作可能になる第２制御手段と、を有し、前記情報処理装置の起動に基づいて前記第１制御手段は、前記第１ブートコードの改ざん検知を実行し、前記第１ブートコードの改ざんが検知されず且つ前記第１ブートコードのバージョン情報と前記第２ブートコードのバージョン情報が異なる場合に、前記第２制御手段のリセット処理の完了後に、前記第１ブートコードを用いて前記第２ブートコードを上書きすることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、サブＣＰＵがファームウェアをアップデートする際のＭＦＰのダウンタイムを削減できる。
【図面の簡単な説明】
【０００８】
ＭＦＰの構成を示す図である。
メインＣＰＵの構成を示す図である。
サブＣＰＵの構成を示す図である。
ＦLＡＳＨ（登録商標）ＲＯＭのメモリマップを示す図である。
サブＣＰＵの処理を示すフローチャートである。
メインＣＰＵの処理を示すフローチャートである。
サブＣＰＵとメインＣＰＵの処理を示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
添付図面を参照して本発明の各実施例を詳しく説明する。なお、以下の実施例は特許請求の範囲に係る発明を限定するものではなく、また各実施例で説明されている特徴の組み合わせのすべてが本発明の解決手段に必須のものとは限らない。本実施形態では、情報処理装置の一例としてＭＦＰ（画像形成装置）を用いて説明するがこれに限らない。
【００１０】
（実施例）
本発明に係るＦＬＡＳＨＲＯＭに格納されているファームウェアのアップデート方法の一実施例としてのＭＦＰについて説明する。
（【００１１】以降は省略されています）

関連特許