特許ウォッチ

公開番号2023079175
公報種別公開特許公報(A)
公開日2023-06-07
出願番号2022173354
出願日2022-10-28
発明の名称半導体構造及びその製造方法
出願人き邦科技股分有限公司
代理人弁理士法人服部国際特許事務所
主分類H01L 21/822 20060101AFI20230531BHJP(基本的電気素子)
要約【課題】半導体構造を提供する。
【解決手段】半導体構造は、基板110と、誘電体層120と、接合層130と、グランドメタル層140と、複数の回路層150と、を含む。誘電体層は基板の表面に設置され、誘電体層の複数の開口部121からは表面が露出する。接合層は誘電体層に設置され、接合層の第一接合部は開口部中に位置している。第一接合部131は表面に接続される。接合層の第二接合部は誘電体層に接続される。グランドメタル層の第一グランド層141は、接合層の第一接合部に接続される。グランドメタル層の第二グランド層142は、接合層の第二接合部に接続される。各回路層は、接合層の第二接合部に設置されている。隣接する2つの回路層の間には1つの第二グランド層を有している。
【選択図】図5
特許請求の範囲【請求項１】
表面を有している基板と、
前記表面に設置され、複数の開口部を有し、各前記開口部からは前記表面が露出している誘電体層と、
前記誘電体層に設置されている接合層であって、前記接合層の第一接合部は前記開口部中に位置し、且つ前記第一接合部は前記表面に接続され、前記接合層の第二接合部は前記誘電体層に接続されている前記接合層と、
前記接合層に設置されているグランドメタル層であって、前記グランドメタル層の第一グランド層は前記接合層の前記第一接合部に接続され、前記グランドメタル層の第二グランド層は前記接合層の前記第二接合部に接続されている前記グランドメタル層と、
前記接合層の前記第二接合部に各々設置されている複数の回路層であって、隣接する２つの前記回路層の間には１つの前記第二グランド層を有している複数の前記回路層と、を備えていることを特徴とする半導体構造。
続きを表示（約 1,600 文字）【請求項２】
前記誘電体層、前記第一接合部及び前記第一グランド層は同じ第一水平高さに位置し、前記第二接合部、前記第二グランド層及び前記回路層は同じ第二水平高さに位置し、前記第二水平高さは前記第一水平高さより高いことを特徴とする請求項１に記載の半導体構造。
【請求項３】
前記基板は複数の導体パッドを有し、前記導体パッドは前記基板の前記表面に設置され、前記誘電体層の前記開口部からは各前記導体パッドが露出し、前記接合層は前記開口部を介して前記導体パッドに接続され、各前記回路層は前記接合層を介して各前記導体パッドに接続されていることを特徴とする請求項２に記載の半導体構造。
【請求項４】
前記第一グランド層は前記接合層を介して前記第二グランド層に接続されていることを特徴とする請求項２に記載の半導体構造。
【請求項５】
前記グランドメタル層は如何なる電流信号も通過させないことを特徴とする請求項４に記載の半導体構造。
【請求項６】
半導体構造の製造方法であって、
表面を有している基板を提供する工程と、
前記基板の前記表面に誘電体層を形成する工程であって、前記誘電体層は複数の開口部を有し、前記開口部からは前記表面が露出している工程と、
前記誘電体層に接合層を形成する工程であって、部分的な前記接合層が前記開口部中に位置していると共に前記表面に接続され、部分的な前記接合層が前記誘電体層に接続されている工程と、
前記接合層にフォトレジスト層パターンを形成する工程であって、前記フォトレジスト層パターンは複数の孔部を有し、前記孔部からは前記接合層が露出している工程と、
前記フォトレジスト層パターンの前記孔部中にメタル層を形成する工程であって、前記メタル層は前記孔部から露出している前記接合層に接続され、且つ部分的な前記メタル層が前記誘電体層の前記開口部中に位置している工程と、
前記フォトレジスト層パターンに被覆された前記接合層を露出するように前記フォトレジスト層パターンを剥離する工程と、
前記メタル層をマスクとして前記接合層をエッチングし、前記接合層に第一接合部及び第二接合部を形成し、前記第一接合部は前記開口部に位置し、且つ前記第一接合部を前記表面に接続し、前記第二接合部を前記誘電体層に接続し、前記メタル層はグランドメタル層及び複数の回路層から構成され、前記グランドメタル層の第一グランド層を前記接合層の前記第一接合部に接続し、前記グランドメタル層の第二グランド層を前記接合層の前記第二接合部に接続し、各前記回路層は前記接合層の前記第二接合部に設置し、且つ隣接する２つの前記回路層の間には１つの前記第二グランド層を有している工程と、を含むことを特徴とする半導体構造の製造方法。
【請求項７】
前記誘電体層、前記第一接合部及び前記第一グランド層は同じ第一水平高さに位置し、前記第二接合部、前記第二グランド層及び前記回路層は同じ第二水平高さに位置し、前記第二水平高さは前記第一水平高さより高いことを特徴とする請求項６に記載の半導体構造の製造方法。
【請求項８】
前記基板は複数の導体パッドを有し、前記導体パッドは前記基板の前記表面に設置され、前記誘電体層の前記開口部からは各前記導体パッドが露出し、前記接合層は前記開口部を介して前記導体パッドに接続され、各前記回路層が前記接合層を介して各前記導体パッドに接続されていることを特徴とする請求項７に記載の半導体構造の製造方法。
【請求項９】
前記第一グランド層は前記接合層を介して前記第二グランド層に接続されていることを特徴とする請求項７に記載の半導体構造の製造方法。
【請求項１０】
前記グランドメタル層は如何なる電流信号も通過させないことを特徴とする請求項９に記載の半導体構造の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体構造に関し、より詳しくは、グランドメタル層を有する半導体構造及びその製造方法に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
図１及び図２は従来の半導体構造２００を異なる角度から見た断面図である。半導体構造２００は、基板２１０と、複数の導体パッド２２０と、第一誘電体層２３０と、第一接合層２４０と、第一回路層２５０と、グランドメタル層２６０と、第二誘電体層２７０と、第二接合層２８０と、第二回路層２９０と、を有して構成される。導体パッド２２０は基板２１０の表面２１１に位置し、第一誘電体層２３０は基板２１０の表面２１１に設置され、且つ第一誘電体層２３０は複数の開口部２３１を有し、部分的な開口部２３１からは各導体パッド２２０が露出し、部分的な開口部２３１からは基板２１０の表面２１１が露出している。第一接合層２４０は開口部２３１中に設置され、第一接合層２４０の第一接合部２４１は開口部２３１中に位置していると共に各導体パッド２２０に接続され、第一接合層２４０の第二接合部２４２は開口部２３１中に位置していると共に基板２１０の表面２１１に接続されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、前述した従来の技術では、第一回路層２５０は第一接合部２４１に接続され、グランドメタル層２６０は第二接合部２４２に接続されている。グランドメタル層２６０は電磁波の干渉を遮断するために半導体構造２００の中央部に設置され、２つの導体パッド２２０により電流信号を伝送するが、但し、２つの導体パッド２２０の間がグランドメタル層２６０で遮断されているため、第二誘電体層２７０によりグランドメタル層２６０を被覆し、第二接合層２８０及び第二回路層２９０を第二誘電体層２７０に設置してグランドメタル層２６０に接触しないようにする必要がある。これにより、半導体構造２００が２Ｐ２Ｍ（２－Ｐｏｌｙ２－Ｍｅｔａｌ）の構造となり、プロセスが複雑になって全体的な体積が増加する。
【０００４】
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に至った。
【０００５】
本発明は、上述に鑑みてなされたものであり、その目的は、グランドメタル層を第一メタル層及び第二メタル層に分け、回路層が第二メタル層の間を通過し、グランドメタル層を被覆するための誘電体層を別途設置せずに１Ｐ２Ｍの構造を達成する半導体構造及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある態様の半導体構造は、基板と、誘電体層と、接合層と、グランドメタル層と、複数の回路層と、を含んで構成される。前記基板は表面を有し、前記誘電体層は前記表面に設置され、前記誘電体層は複数の開口部を有し、各前記開口部からは前記表面が露出している。前記接合層は前記誘電体層に設置され、前記接合層の第一接合部は前記開口部中に位置し、且つ前記第一接合部は前記表面に接続され、前記接合層の第二接合部は前記誘電体層に接続されている。前記グランドメタル層は前記接合層に設置され、前記グランドメタル層の第一グランド層は前記接合層の前記第一接合部に接続され、前記グランドメタル層の第二グランド層は前記接合層の前記第二接合部に接続されている。各前記回路層は前記接合層の前記第二接合部に設置され、且つ隣接する２つの前記回路層の間には１つの前記第二グランド層を有している。
【０００７】
本発明の別の態様は、半導体構造の製造方法である。以下の方法が主に含まれる。表面を有している基板を提供する工程と、前記基板の前記表面に誘電体層を形成する工程であって、前記誘電体層は複数の開口部を有し、前記開口部からは前記表面が露出している工程と、前記誘電体層に接合層を形成する工程であって、部分的な前記接合層が前記開口部中に位置していると共に前記表面に接続され、部分的な前記接合層が前記誘電体層に接続されている工程と、前記接合層にフォトレジスト層パターンを形成する工程であって、前記フォトレジスト層パターンは複数の孔部を有し、前記孔部からは前記接合層が露出している工程と、前記フォトレジスト層パターンの前記孔部中にメタル層を形成する工程であって、前記メタル層は前記孔部から露出している前記接合層に接続され、且つ部分的な前記メタル層が前記誘電体層の前記開口部中に位置している工程と、前記フォトレジスト層パターンに被覆された前記接合層を露出するように前記フォトレジスト層パターンを剥離する工程と、前記メタル層をマスクとして前記接合層をエッチングし、前記接合層に第一接合部及び第二接合部を形成し、前記第一接合部は前記開口部に位置し、且つ前記第一接合部を前記表面に接続し、前記第二接合部を前記誘電体層に接続し、前記メタル層はグランドメタル層及び複数の回路層から構成され、前記グランドメタル層の第一グランド層を前記接合層の前記第一接合部に接続し、前記グランドメタル層の第二グランド層を前記接合層の前記第二接合部に接続し、各前記回路層は前記接合層の前記第二接合部に設置し、且つ隣接する２つの前記回路層の間には１つの前記第二グランド層を有している工程と、を含む。
【発明の効果】
【０００８】
このように、本発明によれば、次のような効果がある。
本発明は半導体構造のグランドメタル層を第一グランド層及び第二グランド層に分けることで、回路層を誘電体層に直接設置し、１Ｐ２Ｍの構造を達成し、プロセスの複雑さを低下させ、半導体構造の体積を減少させている。また、第二グランド層も誘電体層に設置し、回路層が相互の電磁波により干渉するのを遮断し、半導体構造の電磁シールド能力を高めている。
【図面の簡単な説明】
【０００９】
従来の半導体構造を示す断面図である。
従来の半導体構造を示す断面図である。
本発明の一実施例に係る半導体構造を示す平面図である。
図３のＡ－Ａ線に沿う断面図である。
図３のＢ－Ｂ線に沿う断面図である。
本発明の一実施例に係る半導体構造の製造方法を示すフローチャートである。
図３のＡ－Ａ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＡ－Ａ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＡ－Ａ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＡ－Ａ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＡ－Ａ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＡ－Ａ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＡ－Ａ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＢ－Ｂ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＢ－Ｂ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＢ－Ｂ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＢ－Ｂ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＢ－Ｂ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＢ－Ｂ線が半導体構造の製造方法の各工程を示す断面図である。
図３のＢ－Ｂ線が半導体構造の製造方法の各工程を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、発明の実施の形態を通じて本発明を説明する。
（【００１１】以降は省略されています）

関連特許