特許ウォッチ

公開番号2023079124
公報種別公開特許公報(A)
公開日2023-06-07
出願番号2021192596
出願日2021-11-26
発明の名称パワー半導体素子及びパワー半導体モジュール
出願人国立大学法人東北大学
代理人個人
主分類H01L 25/07 20060101AFI20230531BHJP(基本的電気素子)
要約【課題】ガードリング、フィールドプレート、リサーフなどの終端構造部を有するパワー半導体チップにおいても放熱効率が良いパワー半導体素子及びパワー半導体モジュールを提供する。
【解決手段】パワー半導体素子1が、第1の面側に第1の電極11と第2の電極12とを備え、第1の面と逆側である第2の面側に第3の電極13を備え、第1の電極11がメインセル領域に設けられたパワー半導体チップ10と、パワー半導体チップ10の第1の面側に第1の電極11と導通し得るように設けられ、パワー半導体チップ10の外周縁から外側に張り出した張り出し部を有する第4の電極31とを備える。
【選択図】図1
特許請求の範囲【請求項１】
第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられたパワー半導体チップと、
前記パワー半導体チップの前記第１の面側に前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
を備える、パワー半導体素子。
続きを表示（約 1,500 文字）【請求項２】
それぞれが、第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられた、複数のパワー半導体チップと、
複数の前記パワー半導体チップのそれぞれの前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
を備える、パワー半導体素子。
【請求項３】
さらに、前記パワー半導体チップの前記第２の面側に前記第３の電極と導通し得るように設けられる第５の電極を備える、請求項１又は２に記載のパワー半導体素子。
【請求項４】
前記第５の電極が、前記第３の電極の前記第１の電極と逆側に設けられる第１の金属層と、前記第１の金属層の前記第１の電極と逆側に設けられる第２の金属層とを含んで構成されており、
前記第１の金属層が、Ｃｕ層、Ａｌ層、Ｃｕ又はＡｌを含む合金層である、
請求項３に記載のパワー半導体素子。
【請求項５】
前記パワー半導体チップの前記第１の面側には、前記パワー半導体チップの前記外周縁と前記メインセル領域との間に、終端構造部が設けられ、
絶縁層が少なくとも前記終端構造部上に設けられ、
前記第４の電極は、その一部が前記絶縁層の貫通孔内に設けられて前記第１の電極と導通し得るように構成されており、上面視にて前記第１の電極と少なくとも部分的に重なり合いかつ前記終端構造部上の前記絶縁層と少なくとも部分的に重なり合うように設けられた第１の金属層を有する、
請求項１乃至３の何れか１項に記載のパワー半導体素子。
【請求項６】
前記第４の電極は、前記絶縁層と逆側の前記第１の金属層上に設けられた第２の金属層を含んで構成されており、
前記張り出し部が、少なくとも前記第２の金属層の一部で構成されている、
請求項５に記載のパワー半導体素子。
【請求項７】
前記第１の金属層が、Ｃｕ層、Ａｌ層、Ｃｕ又はＡｌを含む合金層である、
請求項５又は６に記載のパワー半導体素子。
【請求項８】
前記第４の電極のうち、上面視で、一つの前記パワー半導体チップにおける前記メインセル領域に対して、前記パワー半導体チップ外の領域の面積割合が、一つの前記パワー半導体チップ当たり２０％以上である、
請求項１乃至７の何れか１項に記載のパワー半導体素子。
【請求項９】
第６の電極が、前記パワー半導体の第１の面側に前記第２の電極と導通し得るように設けられ、
前記第６の電極が前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する、
請求項１乃至８の何れか１項に記載のパワー半導体素子。
【請求項１０】
前記パワー半導体チップの前記第１の面側には、前記パワー半導体チップの前記外周縁と前記メインセル領域との間に、終端構造部が設けられ、
絶縁層が少なくとも前記終端構造部上に設けられ、
第６の電極は、その一部が前記絶縁層の貫通孔内に設けられて前記第２の電極と導通し得るように構成されており、上面視にて前記第２の電極と少なくとも部分的に重なり合いかつ前記終端構造部上の前記絶縁層と少なくとも部分的に重なり合うように設けられた第１の金属層と、上面視にて前記第２の電極と重ならないように前記第２の電極から離隔して前記絶縁層と逆側の前記第１の金属層上に設けられた第２の金属層とを含んで構成されている、
請求項１乃至３に記載のパワー半導体素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、パワー半導体素子及びパワー半導体モジュールに関する。
続きを表示（約 5,100 文字）【背景技術】
【０００２】
パワー半導体素子は、取り扱う電圧、電流が大きくスイッチの機能を備えた半導体素子であり、送配電システム、電車、ハイブリット車、電気自動車、各種生産設備、家電や産業機械などにおける電力制御や電力変換に利用されている。このようなパワー半導体素子をモジュール化したものとして、特許文献１には、上側と下側にそれぞれ放熱板を備えた両面放熱構造を有するパワーモジュールが開示されている。
【０００３】
パワー半導体素子をモジュール化する際には、パワー半導体素子を構成するパワー半導体チップと外部端子とをワイヤーにより配線したりリードフレームにより配線したりして、樹脂で封止する必要がある。パワー半導体チップは、Ｓｉ、ＳｉＣなどのパワー半導体材料で構成されたウェハに対して前工程においてスイッチング素子を造り込んでダイシングしたものであり、ダイとも呼ばれる。このようなパワー半導体チップは、メインセル領域（例えばソース領域）が設けられる第１の面側に、その周縁を囲むように終端構造部が設けられている。このような終端構造部は、例えばガードリング、フィールドプレート、リサーフ及びこれらを組み合わせた構造を有しており、第１の面側の電界集中を緩和している。
【先行技術文献】
【特許文献】
【０００４】
特開２０１９－８５６３１号公報（図５）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようにパワー半導体素子をモジュール化する際には、ワイヤーの一端部やリードフレームの一端部は終端構造部から上方に離隔して配線する必要がある。リードフレームはワイヤーよりその断面積が大きいが、パワー半導体チップのメインセル領域のうちリードフレームの一端部が接触する面積が小さいため、リードフレームをメインセル領域に接続することが難しい。パワー半導体チップのサイズがさらに小さくなると、ワイヤーやリードフレームを取り付ける領域がさらに小さくなり、小型化、放熱効率の向上が難しい。
【０００６】
そこで、本発明は、ガードリング、フィールドプレート、リサーフなどの終端構造部を有するパワー半導体チップにおいても放熱効率が良いパワー半導体素子及びパワー半導体モジュールを提供することを目的の一つとする。
【課題を解決するための手段】
【０００７】
本発明のコンセプトは次の通りである。
本発明の一つのコンセプトは、
第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられたパワー半導体チップと、
前記パワー半導体チップの前記第１の面側に前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
を備える、パワー半導体素子である。
本発明の一つのコンセプトは、
それぞれが、第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられた、複数のパワー半導体チップと、
複数の前記パワー半導体チップのそれぞれの前記第１の電極と導通し得るように設けられ、前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
を備える、パワー半導体素子に関する。
本発明の一つのコンセプトは、
一又は複数の前記パワー半導体素子を備え、外部端子に導通し得るように前記第４の電極の一部として前記パワー半導体チップの厚み方向外側に金属層が設けられた、パワー半導体モジュールに関する。
本発明の一つのコンセプトは、
第１のグループに属する複数のパワー半導体素子と、
第２のグループに属する複数のパワー半導体素子と、
を備え、
前記第１のグループ及び前記第２のグループの前記複数のパワー半導体素子のそれぞれが、
第１の面側に第１の電極と第２の電極とを備え、前記第１の面と逆側である第２の面側に第３の電極を備え、前記第１の電極がメインセル領域に設けられたパワー半導体チップと、
対応する前記パワー半導体チップの前記第１の電極と導通し得るように設けられ、対応する前記パワー半導体チップの外周縁から外側に張り出した張り出し部を有する第４の電極と、
対応する前記パワー半導体チップの前記第３の電極と導通し得るように設けられた第５の電極と、
対応する前記パワー半導体チップの前記第２の電極と導通し得るように設けられた第６の電極と、
を備えており、
前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極及び前記第６の電極が、前記第２のグループにおけるそれぞれの前記パワー半導体素子における前記第５の電極と同一の方向に向けて配置されており、
前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極、前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第５の電極、前記第１のグループにおけるそれぞれの前記パワー半導体素子の前記第６の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第４の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第５の電極、前記第２のグループにおけるそれぞれの前記パワー半導体素子の前記第６の電極が、グループ毎に、前記第４の電極、前記第５の電極及び前記第６の電極毎の対応する外部端子に導通し得るように設けられている、
パワー半導体モジュールに関する。
【発明の効果】
【０００８】
本発明によれば、ガードリング、フィールドプレート、リサーフなどの終端構造部を有するパワー半導体チップにおいても放熱効率が良いパワー半導体素子及びパワー半導体モジュールを提供することができる。
【図面の簡単な説明】
【０００９】
図１は、本発明の第１の実施形態に係るパワー半導体素子の概略を示す断面図である。
図２は、本発明の第１の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。
図３は、本発明の第２の実施形態に係るパワー半導体素子の概略を示す断面図である。
図４は、本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。
図５は、図４と異なる本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。
図６は、図４及び図５と異なる本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。
図７は、図４乃至図６と異なる本発明の第２の実施形態に係るパワー半導体素子の上面視を模式的に示す図である。
図８は、本発明の第３の実施形態に係るパワー半導体素子の概略を示す断面図である。
図９は、本発明の第３の実施形態に係るパワー半導体素子のうち、パワー半導体チップ、囲み部、第１の電極及び第３の電極の上面視による位置関係を模式的に示す図である。
図１０は、パワー半導体チップの上面視を模式的に示す図である。
図１１は、本発明の第４の実施形態に係るパワー半導体素子の概略を示す断面図である。
図１２は、本発明の第５の実施形態に係るパワー半導体モジュールの概略を示す断面図である。
図１３は、本発明の第６の実施形態に係るパワー半導体モジュールの概略を示す断面図である。
図１４は、本発明の第７の実施形態に係るパワー半導体モジュールの概略を示す断面図である。
図１５は、本発明の第８の実施形態に係るパワー半導体モジュールの概略を示す断面図である。
図１６Ａは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての開始状態を模式的に示す断面図である。
図１６Ｂは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法について図１６Ａの次の状態を模式的に示す断面図である。
図１６Ｃは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｂの次の状態を模式的に示す断面図である。
図１６Ｄは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｃの次の状態を模式的に示す断面図である。
図１６Ｅは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｄの次の状態を模式的に示す断面図である。
図１６Ｆは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｅの次の状態を模式的に示す断面図である。
図１６Ｇは、本発明の第９の実施形態に係るパワー半導体モジュールの製造方法についての図１６Ｆの次の状態を模式的に示す断面図である。
図１７Ａは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての開始状態を模式的に示す断面図である。
図１７Ｂは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法について図１７Ａの次の状態を模式的に示す断面図である。
図１７Ｃは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｂの次の状態を模式的に示す断面図である。
図１７Ｄは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｃの次の状態を模式的に示す断面図である。
図１７Ｅは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｄの次の状態を模式的に示す断面図である。
図１７Ｆは、本発明の第１０の実施形態に係るパワー半導体モジュールの製造方法についての図１７Ｅの次の状態を模式的に示す断面図である。
図１８は、パワー半導体チップの一例を示す断面図である。
図１９Ａは、本発明の第１１の実施形態に係るパワーモジュールの斜視図である。
図１９Ｂは、本発明の第１１の実施形態に係るパワーモジュールの一部分解図である。
図２０Ａは、第１のセラミック板及びそれに設けられている金属板の平面図である。
図２０Ｂは、第１のセラミック板及びそれに設けられている金属板の底面図である。
図２１Ａは、第２のセラミック板及びそれに設けられている金属板の平面図である。
図２１Ｂは、第２のセラミック板及びそれに設けられている金属板の底面図である。
図２２は、図１９Ａに示すパワー半導体モジュールについて各部品間の状況が分かるように、２枚のセラミック板で挟んだ方向に仮に組み立てた際の各平面図である。
図２３は、図１９Ａに示すパワー半導体モジュールの等価回路を示す図である。
図２４Ａは、パワー半導体素子における第４の電極のパターンを示す図である。
図２４Ｂは、図２４Ａとは異なるパワー半導体素子における第４の電極のパターンを示す図である。
図２５は、試作したサンプルの顕微鏡像であり、上左側が第１の面側であり、上右側が第２の面側であり、下左、下右にそれぞれ、顕微鏡像に表れる主要素ついての線図である。
図２６は、サンプルの熱過度特性の測定結果を示す図である。
図２７Ａは、サンプルの電気特性の測定結果のうち、ゲート電圧をパラメータとしたときのドレイン電圧に対するドレイン電流特性を示す図である。
図２７Ｂは、サンプルの電気特性の測定結果のうち、耐圧測定結果を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の実施形態で説明した事項は、本発明の範囲において適宜設計変更することができる。
（【００１１】以降は省略されています）

関連特許