特許ウォッチ

公開番号2023077264
公報種別公開特許公報(A)
公開日2023-06-05
出願番号2021190509
出願日2021-11-24
発明の名称集積回路、基板及び電子機器
出願人沖電気工業株式会社
代理人個人
主分類G06F 3/00 20060101AFI20230529BHJP(計算;計数)
要約【課題】機能性を向上する集積回路、基板及び電子機器を提供する。
【解決手段】半導体集積回路のIOバッファ制御部14a及び14bは、第1のタイミングで、入力信号線Linaの第1の第1信号と入力信号線Linbの第2の第1信号とを夫々受けさせ記憶部18a1及び18b1に記憶させた後に、第2のタイミングで、出力信号線Loutaから第1の第1信号と電気的特性が異なる第1の第2信号を、出力信号線Loutbから第2の第1信号と電気的特性が異なる第2の第2信号をそれぞれ出力させ、第3のタイミングで、入力信号線Linbの第2の第3信号を受けさせ、該第2の第3信号と該第1の第1信号との電気的特性が一致する場合と一致しない場合とで異なる設定値を記憶部18b2に記憶させ、第4のタイミングで、入力信号線Linaの第1の第4信号と入力信号線Linbの第2の第4信号とを夫々受けさせ記憶部18a2及び18b3に記憶させる。
【選択図】図2
特許請求の範囲【請求項１】
インピーダンス素子が接続されインピーダンス特性を異ならせて所定の電位の電源部と接続可能な第１の端子及び第２の端子を持つ集積回路であって、
前記インピーダンス素子の何れかの端子の電位を変化させたときの前記インピーダンス素子の特性に基づく前記第１の端子及び前記第２の端子の電気的特性の変化に対応する設定値を記憶部に記憶させ、前記記憶部に記憶させた複数の前記設定値を集積回路を用いるときの設定条件として使用し、
前記第１の端子の信号を入力する第１の信号入力部と、
前記第２の端子の信号を入力する第２の信号入力部と、
前記インピーダンス素子の何れかの端子と電気的に接続し前記電位を変化させる信号を前記第１の端子及び前記第２の端子それぞれから出力する第１の信号出力部及び第２の信号出力部を制御可能な制御部と
を有し、
前記制御部は、
前記第１の信号出力部及び前記第２の信号出力部の出力を断した状態の第１タイミングで、前記第１の信号入力部の第１の第１信号と前記第２の信号入力部の第２の第１信号とをそれぞれ受けさせ前記記憶部に記憶させた後に、第２タイミングで、前記第１の信号出力部から前記第１の第１信号と電気的特性が異なる第１の第２信号を、前記第２の信号出力部から前記第２の第１信号と電気的特性が異なる第２の第２信号をそれぞれ出力させ、前記第２タイミングの後に前記第１の信号出力部及び前記第２の信号出力部の出力を断させてから所定時間経過後の第３タイミングで、前記第２の信号入力部の第２の第３信号を受けさせ、該第２の第３信号と前記第１の第１信号とを比較し、該第２の第３信号と該第１の第１信号との電気的特性が一致する場合と一致しない場合とで異なる設定値を前記記憶部に記憶させ、前記第３タイミングから所定時間経過後の第４タイミングで、前記第１の信号入力部の第１の第４信号と前記第２の信号入力部の第２の第４信号とをそれぞれ受けさせ前記記憶部に記憶させる
ことを特徴とする集積回路。
続きを表示（約 2,000 文字）【請求項２】
前記インピーダンス素子は、プルアップ抵抗器又はプルダウン抵抗器の何れか一方であり、
前記第１の端子及び前記第２の端子は、前記プルアップ抵抗器を介して電源電圧に接続するか、又は前記プルダウン抵抗器を介して接地され、
前記プルアップ抵抗器又は前記プルダウン抵抗器は、互いに３種類以上の抵抗値を有する
ことを特徴とする請求項１に記載の集積回路。
【請求項３】
前記制御部は、
前記設定条件に応じ実装された、互いに異なる３種類の抵抗値を有する前記プルアップ抵抗器か、互いに異なる３種類の抵抗値を有する前記プルダウン抵抗器かの何れか１つの抵抗値に基づく前記端子の電位の変化に対応する設定値を前記記憶部に記憶させる
ことを特徴とする請求項２に記載の集積回路。
【請求項４】
前記制御部は、
前記第１タイミングで、前記第１の第１信号及び前記第２の第１信号をそれぞれ受けさせ記憶部に記憶させた後に、前記第２タイミングで、前記第１の信号出力部から前記第１の第１信号とロジックレベルが異なる第１の第２信号を、前記第２の信号出力部から前記第２の第１信号とロジックレベルが異なる第２の第２信号をそれぞれ出力させ、前記第３タイミングで、前記プルアップ抵抗器又は前記プルダウン抵抗器の抵抗値が高いほど前記第２の第２信号を出力させてからの経過時間に応じた電位の変化が小さい前記第２の第３信号を受けさせ、該第２の第３信号と前記第１の第１信号とを比較し、該第２の第３信号と該第１の第１信号とのロジックレベルが一致する場合と一致しない場合とで異なる設定値を前記記憶部に記憶させ、前記第４タイミングで、前記プルアップ抵抗器又は前記プルダウン抵抗器の抵抗値が高いほど前記第１の第２信号及び前記第２の第２信号を出力させてからの経過時間に応じた電位の変化が小さい前記第１の第４信号及び前記第２の第４信号をそれぞれ受けさせ記憶部に記憶させる
ことを特徴とする請求項３に記載の集積回路。
【請求項５】
前記プルアップ抵抗器を介して電源電圧に接続するか、又は前記プルダウン抵抗器を介して接地される第３の端子と、
前記第３の端子の信号を入力する第３の信号入力部と
をさらに有し、
前記制御部は、
前記プルアップ抵抗器又は前記プルダウン抵抗器の何れかの端子と電気的に接続し前記電位を変化させる信号を前記第３の端子から出力する第３の信号出力部を制御可能であり、
前記第１タイミングで、前記第１の第１信号と前記第２の第１信号と前記第３の信号入力部の第３の第１信号とをそれぞれ受けさせ記憶部に記憶させた後に、前記第２タイミングで、前記第１の信号出力部から前記第１の第１信号とロジックレベルが異なる第１の第２信号を、前記第２の信号出力部から前記第２の第１信号とロジックレベルが異なる第２の第２信号を、前記第３の信号出力部から前記第３の第１信号とロジックレベルが異なる第３の第２信号をそれぞれ出力させ、前記第３タイミングで、前記プルアップ抵抗器又は前記プルダウン抵抗器の抵抗値が高いほど前記第２の第２信号を出力させてからの経過時間に応じた電位の変化が小さい前記第２の第３信号を受けさせ、該第２の第３信号と前記第１の第１信号とを比較し、該第２の第３信号と該第１の第１信号とのロジックレベルが一致する場合と一致しない場合とで異なる設定値を前記記憶部に記憶させ、前記第３タイミングで、前記プルアップ抵抗器又は前記プルダウン抵抗器の抵抗値が高いほど前記第３の第２信号を出力させてからの経過時間に応じた電位の変化が小さい前記第３の信号入力部の第３の第３信号を受けさせ、該第３の第３信号と前記第１の第１信号とを比較し、該第３の第３信号と該第１の第１信号とのロジックレベルが一致する場合と一致しない場合とで異なる設定値を前記記憶部に記憶させ、前記第４タイミングで、前記プルアップ抵抗器又は前記プルダウン抵抗器の抵抗値が高いほど前記第１の第２信号、前記第２の第２信号及び前記第３の第２信号を出力させてからの経過時間に応じた電位の変化が小さい前記第１の第４信号と前記第２の第４信号と前記第３の信号入力部の第３の第４信号とをそれぞれ受けさせ記憶部に記憶させる
ことを特徴とする請求項４に記載の集積回路。
【請求項６】
請求項１乃至請求項５の何れかに記載の集積回路を有する基板であって、
前記集積回路の前記端子と接続される前記インピーダンス素子と、
前記インピーダンス素子と接続される前記電源部と
を有することを特徴とする基板。
【請求項７】
請求項６に記載の基板を有する電子機器。

発明の詳細な説明【技術分野】
【０００１】
本発明は集積回路、基板及び電子機器に関し、例えば画像形成装置に搭載された基板に実装された集積回路に適用して好適なものである。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
従来、半導体集積回路においては、本来は出力として使用する端子を、電源投入時にはハイ・インピーダンスにすることで、端子に接続されたプルアップ抵抗器又はプルダウン抵抗器による端子の電位（１又は０）を読み取り、半導体集積回路のＩＣ（Integrated Circuit）チップ内部の設定条件として使用することが、一般的に行われている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－４５４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
そのような半導体集積回路において、回路の構成によっては、情報取り込みに使用できる端子数を十分に確保できない場合がある。しかしながらこのような場合においても半導体集積回路は、１端子あたり１ビットしか情報を取り込むことができず、十分な設定数を確保できない場合があった。
【０００５】
本発明は以上の点を考慮してなされたもので、機能性を向上し得る集積回路、基板及び電子機器を提案しようとするものである。
【課題を解決するための手段】
【０００６】
かかる課題を解決するため本発明の集積回路においては、インピーダンス素子が接続されインピーダンス特性を異ならせて所定の電位の電源部と接続可能な第１の端子及び第２の端子を持つ集積回路であって、インピーダンス素子の何れかの端子の電位を変化させたときのインピーダンス素子の特性に基づく第１の端子及び第２の端子の電気的特性の変化に対応する設定値を記憶部に記憶させ、記憶部に記憶させた複数の設定値を集積回路を用いるときの設定条件として使用し、第１の端子の信号を入力する第１の信号入力部と、第２の端子の信号を入力する第２の信号入力部と、インピーダンス素子の何れかの端子と電気的に接続し電位を変化させる信号を第１の端子及び第２の端子それぞれから出力する第１の信号出力部及び第２の信号出力部を制御可能な制御部とを設け、制御部は、第１の信号出力部及び第２の信号出力部の出力を断した状態の第１タイミングで、第１の信号入力部の第１の第１信号と第２の信号入力部の第２の第１信号とをそれぞれ受けさせ記憶部に記憶させた後に、第２タイミングで、第１の信号出力部から第１の第１信号と電気的特性が異なる第１の第２信号を、第２の信号出力部から第２の第１信号と電気的特性が異なる第２の第２信号をそれぞれ出力させ、第２タイミングの後に第１の信号出力部及び第２の信号出力部の出力を断させてから所定時間経過後の第３タイミングで、第２の信号入力部の第２の第３信号を受けさせ、該第２の第３信号と第１の第１信号とを比較し、該第２の第３信号と該第１の第１信号との電気的特性が一致する場合と一致しない場合とで異なる設定値を記憶部に記憶させ、第３タイミングから所定時間経過後の第４タイミングで、第１の信号入力部の第１の第４信号と第２の信号入力部の第２の第４信号とをそれぞれ受けさせ記憶部に記憶させるようにした。
【０００７】
また本発明の基板においては、上述した集積回路を有し、集積回路の端子と接続されるインピーダンス素子と、インピーダンス素子と接続される電源部とを設けるようにした。
【０００８】
さらに本発明の基板においては、上述した基板を設けるようにした。
【０００９】
本発明は、少なくとも２つの端子に接続されたインピーダンス素子実装位置に実装されるインピーダンス素子が、互いに電気的特性が異なるインピーダンス素子のうち何れか１つのインピーダンス素子が選択されて実装されることにより、インピーダンス素子の電気的特性に応じた複数の設定条件を読み取ることができる。
【発明の効果】
【００１０】
本発明によれば機能性を向上し得る集積回路、基板及び電子機器を実現できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許