特許ウォッチ

公開番号2023073974
公報種別公開特許公報(A)
公開日2023-05-26
出願番号2022174081
出願日2022-10-31
発明の名称積層セラミックキャパシタ
出願人サムソンエレクトロ-メカニックスカンパニーリミテッド.
代理人弁理士法人RYUKA国際特許事務所
主分類H01G 4/30 20060101AFI20230519BHJP(基本的電気素子)
要約【課題】外部電極の導電性及び本体に対する密着性が向上させ、外部電極を薄層化しても、高い容量を有する積層セラミックコンデンサを提供する。
【解決手段】積層セラミックキャパシタ100は、誘電体層111及び誘電体層を間に挟んで交互に配置される第1内部電極121及び第2内部電極122を含む本体110及び本体の外側に配置され、且つ、第1内部電極と連結される第1外部電極131及び第2内部電極と連結される第2外部電極132を含む。第1外部電極及び第2外部電極は、本体上に配置され、Ni及びCrを含む第1電極層131a、132a、第1電極層上に配置され、Cuを含む第2電極層131b、132b及び第2電極層上に配置されるめっき層131c、132cを含む。
【選択図】図2
特許請求の範囲【請求項１】
誘電体層及び前記誘電体層を間に挟んで交互に配置される第１及び第２内部電極を含む本体と、
前記本体の外側に配置され、且つ前記第１内部電極と連結される第１外部電極及び前記第２内部電極と連結される第２外部電極と、を含み、
前記第１外部電極及び前記第２外部電極は前記本体上に配置され、Ｎｉ及びＣｒを含む第１電極層、前記第１電極層上に配置され、Ｃｕを含む第２電極層及び前記第２電極層上に配置されるめっき層を含む、積層セラミックキャパシタ。
続きを表示（約 780 文字）【請求項２】
前記第１電極層におけるＣｒ含量は３０～５０ｗｔ％である、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１電極層及び前記第２電極層はスパッタリング層である、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１電極層の厚さは１０～１００ｎｍである、請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記第２電極層の厚さは１０～３００ｎｍである、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記めっき層は前記第２電極層上に配置され、且つＮｉを含む第１めっき層及び前記第１めっき層上に配置され、且つＳｎを含む第２めっき層を含む、請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記第１及び第２めっき層の厚さは１～５μｍである、請求項６に記載の積層セラミックキャパシタ。
【請求項８】
前記積層セラミックキャパシタは厚さが７０μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
【請求項９】
前記第１及び第２内部電極の積層方向から見たとき、一辺が（２５０＋ｎ×３５０）μｍの－１０％と＋１０％との間に該当する長さを有し、他辺が（２５０＋ｍ×３５０）μｍの－１０％と＋１０％との間に該当する長さを有し、ここでｎ及びｍは自然数である、請求項１に記載の積層セラミックキャパシタ。
【請求項１０】
前記本体は、複数の第１及び第２内部電極を含む容量形成部と、前記容量形成部の上下部に配置されるカバー部とを含み、
前記カバー部に配置される複数のダミー電極を含む、請求項１に記載の積層セラミックキャパシタ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関するものである。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
一般に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは小型でありながらも高容量が保障され、実装が容易であるという利点により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く使用されている。
【０００４】
最近では、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタもサイズが小さく、容量の大きい高容量製品が求められている。
【０００５】
よって、積層セラミックキャパシタの厚さを薄くするための研究が続けられており、このために積層セラミックキャパシタの外部電極の厚さを減少させようとする努力が続いている。特に、厚さが７０μｍ以下の超薄膜の積層セラミックキャパシタの場合、積層セラミックキャパシタ全体の体積に対してセラミック本体が占める体積を増加させて容量を最大化するために外部電極の厚さを薄層化する必要性が台頭している。
【０００６】
ただし、既存のディッピング（Ｄｉｐｐｉｎｇ）工程によって形成された外部電極の厚さを減少させることには限界があり、厚さを減らすために外部電極を薄層化することによる様々な問題が発生している。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的の一つは、厚さの薄い積層セラミックキャパシタの外部電極を薄層化して高い容量を有する積層セラミックキャパシタを提供することである。
【０００８】
本発明の目的の他の一つは、外部電極の導電性及び本体に対する密着性が向上した積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、誘電体層及び上記誘電体層を間に挟んで交互に配置される第１及び第２内部電極を含む本体、及び上記本体の外側に配置され、且つ上記第１内部電極と連結される第１外部電極及び上記第２内部電極と連結される第２外部電極を含み、上記第１及び第２外部電極は上記本体上に配置され、Ｎｉ及びＣｒを含む第１電極層、上記第１電極層上に配置され、Ｃｕを含む第２電極層及び上記第２電極層上に配置されるめっき層を含む積層セラミックキャパシタを提供する。
【発明の効果】
【００１０】
本発明の様々な効果の一効果として、厚さの薄い積層セラミックキャパシタの容量を向上させることができ、外部電極の導電性及び本体に対する密着性が向上した積層セラミックキャパシタを提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許