特許ウォッチ

公開番号2023072873
公報種別公開特許公報(A)
公開日2023-05-25
出願番号2021185570
出願日2021-11-15
発明の名称メモリ制御装置及びその制御方法
出願人キヤノン株式会社
代理人個人
主分類G06F 12/00 20060101AFI20230518BHJP(計算;計数)
要約【課題】ダイナミックメモリに対するリフレッシュ動作及びアクセスリクエストを適切に実行することが可能なメモリ制御装置及びその制御方法を提供する。
【解決手段】ダイナミックメモリを制御するメモリ制御装置110は、ダイナミックメモリ120に対するアクセスリクエストを保持するアクセスリクエスト保持部と、ダイナミックメモリのリフレッシュ動作が完了してからの経過時間を計時する計時部と、リフレッシュ動作及びアクセスリクエストの選択に係る重みと、計時部が計時した時間とに基づいて、リフレッシュ動作を起動するメモリコマンド又はアクセスリクエスト保持部が保持するアクセスリクエストに対応するメモリコマンドを生成してダイナミックメモリに発行するメモリコマンド生成・発行部と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
ダイナミックメモリを制御するメモリ制御装置であって、
前記ダイナミックメモリに対するアクセスリクエストを保持する保持手段と、
前記ダイナミックメモリのリフレッシュ動作が完了してからの経過時間を計時する計時手段と、
前記リフレッシュ動作及び前記アクセスリクエストの選択に係る重みと、前記計時手段が計時した時間とに基づいて、前記リフレッシュ動作を起動するメモリコマンド又は前記保持手段が保持する前記アクセスリクエストに対応するメモリコマンドを生成し、前記ダイナミックメモリに発行するコマンド生成手段とを有することを特徴とするメモリ制御装置。
続きを表示（約 1,200 文字）【請求項２】
前記リフレッシュ動作が完了してからの経過時間に応じて値が異なる前記重みを設定し、
前記コマンド生成手段は、前記計時手段が計時した時間に応じた前記重みに従って、前記リフレッシュ動作又は前記アクセスリクエストを選択することを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
前記リフレッシュ動作が完了してからの経過時間が長くなるに伴って、前記リフレッシュ動作を選択する割合が大きくなるよう前記重みを設定したことを特徴とする請求項２に記載のメモリ制御装置。
【請求項４】
前記コマンド生成手段は、前記計時手段が計時した時間に基づく次の前記リフレッシュ動作の実行期限までの残り時間が閾値未満であれば、前記リフレッシュ動作を起動するメモリコマンドを生成し発行することを特徴とする請求項１～３の何れか１項に記載のメモリ制御装置。
【請求項５】
前記リフレッシュ動作が完了してから次の前記リフレッシュ動作の実行期限までの期間を複数の期間に分割し、分割した期間毎に前記重みを設定したことを特徴とする請求項１～３の何れか１項に記載のメモリ制御装置。
【請求項６】
前記コマンド生成手段は、分割した複数の期間のうち、次の前記リフレッシュ動作の実行期限に最も近い期間では、前記リフレッシュ動作を起動するメモリコマンドを生成し発行することを特徴とする請求項５に記載のメモリ制御装置。
【請求項７】
分割した複数の期間のそれぞれの開始時刻及び終了時刻と、前記重みとの少なくとも一方は、変更可能であることを特徴とする請求項５又は６に記載のメモリ制御装置。
【請求項８】
分割した複数の期間のそれぞれの開始時刻及び終了時刻と、前記重みとの少なくとも一方は、前記メモリ制御装置の動作状況に基づいて変更可能であることを特徴とする請求項５～７の何れか１項に記載のメモリ制御装置。
【請求項９】
前記メモリ制御装置の動作状況は、前記保持手段が保持している前記アクセスリクエストの数、前記保持手段における前記アクセスリクエストの平均滞留時間、及び前記リフレッシュ動作の実行頻度の内の少なくとも１つを含むことを特徴とする請求項８に記載のメモリ制御装置。
【請求項１０】
前記ダイナミックメモリが複数のブロックを有するダイナミックメモリであり、
前記計時手段を前記ブロック毎に設け、
前記重みを前記ブロック毎に設定し、
前記コマンド生成手段は、前記ブロックに対応する前記重みと、該ブロックに対応する前記計時手段が計時した時間とに基づいて、前記リフレッシュ動作又は前記アクセスリクエストを選択することを特徴とする請求項１～９の何れか１項に記載のメモリ制御装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ダイナミックメモリを制御するメモリ制御装置及びその制御方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
情報処理装置等のメモリシステムに使用するメモリデバイスの１つに、キャパシタ（コンデンサ）を記憶素子に使用したダイナミックメモリがある。ダイナミックメモリは、時間の経過とともに記憶素子のキャパシタから電荷が喪失し記憶している情報が破損しないよう、定期的に記憶素子のキャパシタに電荷を更新するリフレッシュ動作が必要である。ダイナミックメモリは、すべての記憶素子に対して、リフレッシュ動作から所定の時間以内に次のリフレッシュ動作を実行することを要求しており、この要求を満たさない場合には記憶している情報が破損するおそれが生じる。一方、リフレッシュ動作を実行中は、メモリ内容の読み出しなどのアクセスリクエストを処理することができない。したがって、記憶している情報の破損を防止するためにリフレッシュ動作を優先して実行すると、ダイナミックメモリの動作性能が低下する。つまり、ダイナミックメモリでは、アクセスリクエストの実行に優先してリフレッシュ動作を実行すると動作性能は低下する。反対に、アクセスリクエストの実行をリフレッシュ動作に優先すると、必要なリフレッシュ動作が実行できないおそれが生じる。
【０００３】
ダイナミックメモリを制御対象とするメモリ制御装置において、リフレッシュ動作とアクセスリクエストの調停に係る技術が提案されている。特許文献１には、アクセスリクエストの実行順を入れ替えることでリフレッシュ動作とアクセスリクエストを調停する技術が開示されている。特許文献２には、リフレッシュ動作の対象ブロックを選択するにあたり、アクセスリクエストの対象ブロックとは別のブロックを選択する技術が開示されている。特許文献３には、リフレッシュ動作の対象ブロックが動作中ならば別のブロックに対するリフレッシュ動作を先行して実行し、先行したリフレッシュ動作の完了に続いて待ち合わせたリフレッシュ動作を実行する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開平１１－１６７５１９号公報
特開平５－１０９２６９号公報
特開平１１－３０６７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に開示された技術では、常にリフレッシュ動作をアクセスリクエストに優先して実行するため、ダイナミックメモリの動作性能が低下してしまう。また、特許文献２及び特許文献３に開示された技術では、アクセスリクエストをリフレッシュ動作に優先して実行するため、リフレッシュ動作を確実に実施できないおそれがある。本発明は、このような事情に鑑みてなされたものであり、ダイナミックメモリに対するリフレッシュ動作及びアクセスリクエストを適切に実行できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るメモリ制御装置は、ダイナミックメモリを制御するメモリ制御装置であって、前記ダイナミックメモリに対するアクセスリクエストを保持する保持手段と、前記ダイナミックメモリのリフレッシュ動作が完了してからの経過時間を計時する計時手段と、前記リフレッシュ動作及び前記アクセスリクエストの選択に係る重みと、前記計時手段が計時した時間とに基づいて、前記リフレッシュ動作を起動するメモリコマンド又は前記保持手段が保持する前記アクセスリクエストに対応するメモリコマンドを生成し、前記ダイナミックメモリに発行するコマンド生成手段とを有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ダイナミックメモリに対するリフレッシュ動作及びアクセスリクエストを適切に実行することが可能となる。
【図面の簡単な説明】
【０００８】
第１の実施形態に係るメモリ制御装置の構成例を示す図である。
メモリコマンド生成・発行部の動作を説明する図である。
第１の実施形態におけるメモリコマンド生成・発行部の動作例を示す図である。
ダイナミックメモリの状態遷移を説明する図である。
第１の実施形態における動作例を説明する図である。
第２の実施形態に係るメモリ制御装置の構成例を示す図である。
第２の実施形態における動作例を説明する図である。
第３の実施形態に係るメモリ制御装置の構成例を示す図である。
第５の実施形態におけるメモリコマンド生成・発行部の動作例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。ただし、本発明の趣旨及びその範囲から逸脱することなく、実施形態を変更することは可能であり、本実施の形態は記載内容に限定するものではない。また、以下に示す実施形態は、特に限定する場合を除き、ハードウェア上に実装しても、あるいはソフトウェアで実装しても構わない。なお、以下の説明において、同一の機能を有する構成には同一の符号を付し、重複する説明は省略する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係るメモリ制御装置（メモリコントローラ）１１０の構成例を示すブロック図である。メモリ制御装置１１０は、アクセスリクエスト保持部１１１、計時部１１２、メモリコマンド生成・発行部１１３、及びメモリ状態保持部１１４を有する。メモリ制御装置１１０は、ダイナミックメモリ１２０の動作を制御する。ダイナミックメモリ１２０は、例えばＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｅｅｓｓＭｅｍｏｒｙ）である。
（【００１１】以降は省略されています）

関連特許