特許ウォッチ

公開番号2023072500
公報種別公開特許公報(A)
公開日2023-05-24
出願番号2021185093
出願日2021-11-12
発明の名称増幅回路
出願人富士通株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03F 3/68 20060101AFI20230517BHJP(基本電子回路)
要約【課題】増幅回路において、放熱性の向上と回路動作の安定性を両立する。
【解決手段】増幅回路は、互いに離間して配置された複数のトランジスタと、複数のトランジスタの各々に入力信号を分配する入力側伝送線路と、入力側伝送線路上に設けられ、複数のトランジスタの各々に供給される入力信号の位相差を抑制する入力側位相調整回路と、を含む。
【選択図】図1
特許請求の範囲【請求項１】
互いに離間して配置された複数のトランジスタと、
前記複数のトランジスタの各々に入力信号を分配する入力側伝送線路と、
前記入力側伝送線路上に設けられ、前記複数のトランジスタの各々に供給される入力信号の位相差を抑制する入力側位相調整回路と、
を含む増幅回路。
続きを表示（約 720 文字）【請求項２】
前記複数のトランジスタは、前記入力信号の進行方向に互いにずらした位置に配置されており、
前記入力側位相調整回路は、前記入力側伝送線路の分岐点から前記複数のトランジスタの各々までの長さが互いに等しい伝送線路を含んで構成されている
請求項１に記載の増幅回路。
【請求項３】
前記入力側伝送線路上において、前記入力信号が入力される入力端子と前記複数のトランジスタの各々の入力端との間でインピーダンス整合を行う入力側整合回路を更に含む
請求項１又は請求項２に記載の増幅回路。
【請求項４】
前記複数のトランジスタの出力端から出力される出力信号を合成する出力側伝送線路と、
前記出力側伝送線路上において、前記複数のトランスタユニットに対応して設けられ、各々が対応するトランジスタの出力端に接続され、第１のインピーダンス値に整合するように構成された複数の第１の出力側整合回路と、
前記出力側伝送線路上に設けられ、前記第１の出力側整合回路の各々の出力端に接続され、前記第１のインピーダンス値と同等の特性インピーダンスを有し、前記出力信号の合成点における位相差を抑制する出力側位相調整回路と、
前記出力側伝送線路上に設けられ、前記出力信号の合成点に接続され、第２のインピーダンス値に整合するように構成された第２の出力側整合回路と、
を含む請求項１から請求項３のいずれか１項に記載の増幅回路。
【請求項５】
前記入力側整合回路は、特性インピーダンスが調整された伝送線路を含んで構成されている
請求項３に記載の増幅回路。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、増幅回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
マルチフィンガー構造を有する半導体装置に関する技術として以下の技術が知られている。例えば、半導体基板上に形成される所定の数のゲート電極と、各ゲート電極を挟んで交互に形成されるソース電極およびドレイン電極から構成されるセルを複数備えた半導体装置が知られている。この半導体装置において、各セルは、近接する他のセルに対してゲート幅方向にシフトして配置される。
【０００３】
複数の半導体セルを有する半導体装置に関する技術として以下の技術が知られている。例えば、複数の半導体セルを有する半導体チップと、内部整合回路と、高調波整合回路と、を備えた半導体装置が知られている。高調波整合回路は、半導体セル毎に設けられており、半導体チップと上記内部整合回路との間に配置されている。
【先行技術文献】
【特許文献】
【０００４】
特開２００８－１４１０５５号公報
特開平１１－３４６１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
レーダ及び通信用送信機等の電子機器に用いられる高出力増幅器回路は、マルチフィンガー構造のトランジスタを含んで構成され得る。マルチフィンガー構造のトランジスタにおいては、ゲートが密集しているため、放熱性を高めることは容易ではない。トランジスタの温度が過度に高くなると、増幅回路の効率が低下するおそれがある。また、複数のゲートパッドの各々に供給される入力信号に位相差が発生すると、不要なゲインの足し合わせによる発振を引き起こすおそれがある。
【０００６】
開示の技術は、上記の点に鑑みてなされたものであり、増幅回路において、放熱性の向上と回路動作の安定性を両立することを目的とする。
【課題を解決するための手段】
【０００７】
開示の技術に係る増幅回路は、互いに離間して配置された複数のトランジスタと、前記複数のトランジスタの各々に入力信号を分配する入力側伝送線路と、を含む。増幅回路は、前記入力側伝送線路上に設けられ、前記複数のトランジスタの各々に供給される入力信号の位相差を抑制する入力側位相調整回路を含む。
【発明の効果】
【０００８】
開示の技術によれば、増幅回路において、放熱性の向上と回路動作の安定性を両立することが可能となる。
【図面の簡単な説明】
【０００９】
開示の技術の実施形態に係る増幅回路の構成の一例を示す図である。
開示の技術の実施形態に係るトランジスタの構成の一例を示すレイアウト図である。
開示の技術の実施形態に係る入力側位相調整回路の構成の一例を示す図である。
開示の技術の実施形態に係る出力側位相調整回路の構成の一例を示す図である。
比較例に係る増幅回路の構成の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、開示の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は省略する。
（【００１１】以降は省略されています）

関連特許