特許ウォッチ

公開番号2023043042
公報種別公開特許公報(A)
公開日2023-03-28
出願番号2021150522
出願日2021-09-15
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20230320BHJP(基本的電気素子)
要約【課題】スイッチング特性を改善すること。
【解決手段】半導体装置10は、ドリフト領域16を含む半導体層12と、半導体層12の第2面12Bから半導体層12の厚さ方向(Z方向)に延びたトレンチ24と、トレンチ24を埋めるように設けられた絶縁層30と、絶縁層30内に形成されたフィールドプレート電極26と、を備えている。トレンチ24は、絶縁層30に覆われた側壁24Aおよび底壁24Bを有している。フィールドプレート電極26は、トレンチ24内においてトレンチ24の深さ方向(Z方向)に底壁24Bと離間して対向している。絶縁層30内におけるフィールドプレート電極26と底壁24Bとの間には、絶縁層30よりも比誘電率が低く絶縁性を有する低誘電領域70が形成されている。
【選択図】図1
特許請求の範囲【請求項１】
ドリフト領域を含む半導体層と、
前記半導体層の表面から前記半導体層の厚さ方向に延びたトレンチと、
前記トレンチを埋めるように設けられた絶縁層と、
前記絶縁層内に形成された電極と、
を備え、
前記トレンチは、前記絶縁層に覆われた側壁および底壁を有し、
前記電極は、前記トレンチ内において前記トレンチの深さ方向に前記底壁と離間して対向しており、
前記絶縁層内における前記電極と前記底壁との間には、前記絶縁層よりも比誘電率が低く絶縁性を有する低誘電領域が形成されている
半導体装置。
続きを表示（約 940 文字）【請求項２】
前記電極は、フィールドプレート電極であり、
前記トレンチ内には、前記フィールドプレート電極とは別にゲート電極が設けられており、
前記ゲート電極は、前記トレンチの深さ方向において、前記フィールドプレート電極に対して前記底壁と反対側に配置されている
請求項１に記載の半導体装置。
【請求項３】
前記電極は、ゲート電極である
請求項１に記載の半導体装置。
【請求項４】
前記低誘電領域は、空隙領域である
請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記トレンチの深さ方向における前記低誘電領域の大きさは、前記トレンチの深さ方向における前記電極と前記低誘電領域との間の距離以上である
請求項１～４のいずれか一項に記載の半導体装置。
【請求項６】
前記トレンチの深さ方向における前記低誘電領域と前記底壁との間の距離は、前記トレンチの深さ方向における前記電極と前記低誘電領域との間の距離よりも大きい
請求項１～５のいずれか一項に記載の半導体装置。
【請求項７】
前記トレンチの深さ方向における前記電極と前記低誘電領域との間の距離は、前記トレンチの深さ方向における前記ゲート電極と前記フィールドプレート電極との間の距離以下である
請求項２に記載の半導体装置。
【請求項８】
前記トレンチの深さ方向における前記低誘電領域の大きさは、前記トレンチの幅方向における前記低誘電領域の大きさよりも大きい
請求項１～７のいずれか一項に記載の半導体装置。
【請求項９】
前記トレンチの幅方向における前記低誘電領域の大きさに対する前記トレンチの深さ方向における前記低誘電領域の大きさの比率は、１．２以上である
請求項８に記載の半導体装置。
【請求項１０】
前記トレンチの幅方向における前記低誘電領域の大きさは、前記トレンチの幅方向における前記電極の大きさ以下である
請求項１～９のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１には、スプリットゲート構造を有する金属－絶縁体－半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）が開示されている。
【０００３】
特許文献１に記載のスプリットゲート構造は、半導体層に形成されたゲートトレンチと、ゲートトレンチの底部に埋め込まれたフィールドプレート電極としての埋め込み電極と、ゲートトレンチの上部に形成されたゲート電極と、ゲートトレンチ内において２つの電極を分離する絶縁層と、を含む。
【先行技術文献】
【特許文献】
【０００４】
特開２０１８－１２９３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、スプリットゲート構造の半導体装置においては、ゲート電極とは別にフィールドプレート電極をさらに含むため、ドレイン－ソース間容量が増加してしまう。このドレイン－ソース間容量の増加に起因するスイッチング特性の悪化に関して改善の余地がある。
【０００６】
なお、このような問題は、スプリットゲート構造に限られず、フィールドプレート電極を有していないゲートトレンチ構造についても同様に生じ得る。つまり、ゲートトレンチ構造においては、ゲート－ソース間容量に起因するスイッチング特性について改善の余地がある。
【課題を解決するための手段】
【０００７】
上記課題を解決する半導体装置は、ドリフト領域を含む半導体層と、前記半導体層の表面から前記半導体層の厚さ方向に延びたトレンチと、前記トレンチを埋めるように設けられた絶縁層と、前記絶縁層内に形成された電極と、を備え、前記トレンチは、前記絶縁層に覆われた側壁および底壁を有し、前記電極は、前記トレンチ内において前記トレンチの深さ方向に前記底壁と離間して対向しており、前記絶縁層内における前記電極と前記底壁との間には、前記絶縁層よりも比誘電率が低く絶縁性を有する低誘電領域が形成されている。
【発明の効果】
【０００８】
上記半導体装置によれば、スイッチング特性を改善することができる。
【図面の簡単な説明】
【０００９】
図１は、第１実施形態に係る例示的な半導体装置の概略断面図である。
図２は、図１の低誘電領域およびその周辺の拡大図である。
図３は、図１に示される半導体装置の例示的な形成パターンを示す概略平面図である。
図４は、図１に示される半導体装置の例示的な形成パターンを示す概略上面図である。
図５は、図１に示される半導体装置の例示的な製造工程を示す概略断面図である。
図６は、図５に続く製造工程を示す概略断面図である。
図７は、図６に続く製造工程を示す概略断面図である。
図８は、図７に続く製造工程を示す概略断面図である。
図９は、図８に続く製造工程を示す概略断面図である。
図１０は、図９に続く製造工程を示す概略断面図である。
図１１は、図１０に続く製造工程を示す概略断面図である。
図１２は、図１１に続く製造工程を示す概略断面図である。
図１３は、図１２に続く製造工程を示す概略断面図である。
図１４は、図１３に続く製造工程を示す概略断面図である。
図１５は、図１４に続く製造工程を示す概略断面図である。
図１６は、図１５に続く製造工程を示す概略断面図である。
図１７は、図１６に続く製造工程を示す概略断面図である。
図１８は、図１７に続く製造工程を示す概略断面図である。
図１９は、図１８に続く製造工程を示す概略断面図である。
図２０は、比較例に係る例示的な半導体装置の概略断面図である。
図２１は、実験例１～３の半導体装置の出力容量Ｃ
ＯＳＳ
の測定結果を示すグラフである。
図２２は、第２実施形態に係る例示的な半導体装置の概略断面図である。
図２３は、変更例に係る例示的な半導体装置について、低誘電領域およびその周辺を拡大した概略断面図である。
図２４は、変更例に係る例示的な半導体装置の概略断面図である。
図２５は、変更例に係る例示的な半導体装置の概略断面図である。
図２６は、変更例に係る例示的な半導体装置の概略断面図である。
図２７は、図２６の低誘電領域およびその周辺の拡大図である。
図２８は、図１に示される半導体装置の形成パターンの変更例を示す概略平面図である。
図２９は、図２８のＦ２９－Ｆ２９線の概略断面図である。
図３０は、図１に示される半導体装置の形成パターンの変更例を示す概略上面図である。
図３１は、図１に示される半導体装置の形成パターンの変更例を示す概略上面図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して本開示の半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図では、ハッチング線が省略されている場合がある。添付図面は、本開示の実施形態を例示するものに過ぎず、本開示を制限するものとみなされるべきではない。
（【００１１】以降は省略されています）

関連特許