特許ウォッチ

公開番号2023042412
公報種別公開特許公報(A)
公開日2023-03-27
出願番号2021149693
出願日2021-09-14
発明の名称電子回路、方法、電子システム及びコンピュータプログラム
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H02M 1/08 20060101AFI20230317BHJP(電力の発電,変換,配電)
要約【課題】半導体スイッチング素子に対する保護機能の評価を容易に行うことが可能な電子回路、方法及び電子システムを提供する。
【解決手段】本実施形態に係る電子回路は、半導体スイッチング素子の一端にカソード側が接続され、第1ノードにアノード側が接続されるダイオードを含む検出回路と、前記第1ノードの電圧と閾値電圧とを比較し、第1信号を生成する比較回路と、前記第1ノードと前記半導体スイッチング素子の他端との間に接続され、前記半導体スイッチング素子のオンを示す制御信号に基づき、第1期間、前記第1ノードの電圧を抑制する第1フィルタと、前記第1信号に基づき、前記閾値電圧及び前記第1期間の少なくとも一方を決定する制御回路と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
半導体スイッチング素子の一端にカソード側が接続され、第１ノードにアノード側が接続されるダイオードを含む検出回路と、
前記第１ノードの電圧と閾値電圧とを比較し、第１信号を生成する比較回路と、
前記第１ノードと前記半導体スイッチング素子の他端との間に接続され、前記半導体スイッチング素子のオンを示す制御信号に基づき、第１期間、前記第１ノードの電圧を抑制する第１フィルタと、
前記第１信号に基づき、前記閾値電圧及び前記第１期間の少なくとも一方を決定する制御回路と
を備えた電子回路。
続きを表示（約 1,500 文字）【請求項２】
前記第１ノードに接続される電流源をさらに備え、
前記第１フィルタは、
前記制御信号を受け、前記制御信号を遅延させる遅延器と、
前記第１ノードと前記半導体スイッチング素子の他端との間に接続され、遅延された前記制御信号に基づきオフする第１スイッチと
を含み、
前記制御回路は、前記遅延器の遅延時間を決定する
請求項１に記載の電子回路。
【請求項３】
前記第１ノードに接続される電流源をさらに備え、
前記第１フィルタは、
前記第１ノードと前記半導体スイッチング素子の他端との間に接続され、前記制御信号を受けてオフする第１スイッチと、
前記第１ノードと前記第１ノードと前記半導体スイッチング素子の他端との間に接続され、直列に接続される第２スイッチと第１キャパシタとの組が複数並列に接続される第１回路と、
を含み、
前記制御回路は、前記第１回路においてオンする前記第２スイッチの個数を決定する
請求項１に記載の電子回路。
【請求項４】
前記比較回路は、
前記制御回路から前記閾値電圧を表す第１デジタル信号を受け、前記第１デジタル信号をアナログ信号に変換するＤＡ変換器と、
前記アナログ信号と前記第１信号とを比較するアナログ比較器と、を含み、
前記制御回路は、前記第１デジタル信号により表される前記閾値電圧を決定する
を備えた請求項１～３のいずれか一項に記載の電子回路。
【請求項５】
前記比較回路は、
前記第１信号を第２デジタル信号に変換するＡＤ変換器と、
前記制御回路から前記閾値電圧を表す第１デジタル信号を受け、前記第１デジタル信号と前記第２デジタル信号とを比較するデジタル比較器と、を含み、
前記制御回路は、前記第１デジタル信号により表される前記閾値電圧を決定する
請求項１～３のいずれか一項に記載の電子回路。
【請求項６】
前記制御回路は、前記制御信号の開始時刻と、前記第１信号に含まれるパルスの開始時刻との関係、及び、前記制御信号の終了時刻と前記第１信号に含まれる前記パルスの終了時刻との関係に基づいて、前記閾値電圧及び前記第１期間のいずれかを決定する
請求項１～５のいずれか一項に記載の電子回路。
【請求項７】
前記制御回路は、前記パルスの開始時刻と前記制御信号の開始時刻との差が閾値時間以下の場合は、前記第１期間を決定する
請求項６に記載の電子回路。
【請求項８】
前記制御回路は、前記パルスの終了時刻が前記制御信号の終了時刻よりも遅い場合は、前記閾値電圧を決定する
請求項６又は７に記載の電子回路。
【請求項９】
前記第１信号からノイズ信号を除去し、ノイズ信号が除去された前記第１信号である第２信号を生成する第２フィルタを備え、
前記制御回路は、前記制御信号と前記第２信号とに基づき、前記閾値電圧、前記第１期間、及び前記第１信号から除去する前記ノイズ信号の除去範囲の少なくとも１つを決定する
請求項１～８いずれか一項に記載の電子回路。
【請求項１０】
前記第２フィルタは、
前記第１信号を遅延させる遅延器と、
前記第１信号と、前記遅延器で遅延された前記第１信号とを受け、前記第２信号を生成する論理積回路と、を含み、
前記制御回路は、前記遅延器の遅延時間を決定することにより、前記ノイズ信号の除去範囲を決定する
請求項９に記載の電子回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、電子回路、方法、電子システム及びコンピュータプログラムに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
インバータ回路などで使用されるＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワーデバイスに過電流が流れると、パワーデバイスを破壊する可能性があるため、短時間で過電流を遮断する必要がある。出力端子間電圧から過電流状態を検出し、自動的にパワーデバイスのゲートを遮断することで、短絡から保護する機能をＤＥＳＡＴ（Desaturation）機能と呼ぶ。
【０００３】
ＤＥＳＡＴ機能を実行する回路（ＤＥＳＡＴ保護回路）の構成方法として、多様なパワーデバイスや基板に対して適切に保護が働くように、外付けの抵抗及び外付けのコンデンサを取り換えながら、回路構成を調整する必要があった。そのため、ＤＥＳＡＴ保護回路を評価系に組み込んで、ＤＥＳＡＴ保護回路の評価試験を行う際に、調整の都度、評価系を解体して部品を取り換え及び再度評価系を組み上げるという手間が発生していた。
【先行技術文献】
【特許文献】
【０００４】
米国出願公開第２０２０／０２２８１０９号明細書
【非特許文献】
【０００５】
スマートゲートドライバカプラ TLP5214A/TLP5214 アプリケーションノートー応用編ー
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態は、半導体スイッチング素子に対する保護機能の評価を容易に行うことが可能な電子回路、方法、電子システム及びコンピュータプログラムを提供する。
【課題を解決するための手段】
【０００７】
本実施形態に係る電子回路は、半導体スイッチング素子の一端にカソード側が接続され、第１ノードにアノード側が接続されるダイオードを含む検出回路と、前記第１ノードの電圧と閾値電圧とを比較し、第１信号を生成する比較回路と、前記第１ノードと前記半導体スイッチング素子の他端との間に接続され、前記半導体スイッチング素子のオンを示す制御信号に基づき、第１期間、前記第１ノードの電圧を抑制する第１フィルタと、前記第１信号に基づき、前記閾値電圧及び前記第１期間の少なくとも一方を決定する制御回路と、を備える。
【図面の簡単な説明】
【０００８】
本発明の実施形態に係る電子回路のブロック図。
半導体スイッチング素子の制御信号と、放電スイッチのオン・オフ状態の関係を示す図。
ブランキングフィルタの具体例を示す図。
ブランキングフィルタの他の具体例を示す図。
比較回路の具体例を示す図。
比較回路の他の具体例を示す図。
ノイズ除去フィルタの具体例を示す図。
ノイズ除去フィルタの他の具体例を示す図。
制御回路と、ブランキングフィルタ、比較回路及びノイズ除去フィルタとの間に絶縁信号伝送器を設けた例を示す図。
半導体スイッチング素子に入力する制御信号の波形と、ノイズ除去フィルタの出力信号の波形との第１の例を示す図。
半導体スイッチング素子に入力する制御信号の波形と、ノイズ除去フィルタの出力信号の波形との第２の例を示す図。
半導体スイッチング素子に入力する制御信号の波形と、ノイズ除去フィルタの出力信号の波形との第３の例を示す図。
半導体スイッチング素子にターンオンの制御信号（パルス）を２回入力するダブルパルス試験を行った例を示す図。
制御回路の動作の一例を示すフローチャート。
本実施形態に係る電子回路を用いた電子システムとしての電力変換器のブロック図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら本発明の実施形態について説明する。図面において同一の構成要素は、同じ番号を付し、説明は、適宜省略する。
【００１０】
図１は、本実施形態に係る電子回路１のブロック図である。電子回路１は、半導体スイッチング素子Ｑと、半導体スイッチング素子Ｑを過電流から保護する保護回路１００とを備えている。半導体スイッチング素子Ｑの制御端子にはバッファ素子２００が接続される。バッファ素子２００は、外部回路又は制御回路１１０から制御端子に入力される制御信号をバッファリングする機能を有する。なお、バッファ素子２００を省略することも可能である。バッファ素子２００の例として、入力電流を１倍又は１倍以上に増幅するアンプを用いてもよい。
（【００１１】以降は省略されています）

関連特許