TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2022138124
公報種別公開特許公報(A)
公開日2022-09-22
出願番号2022024640
出願日2022-02-21
発明の名称半導体パッケージ
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人,個人
主分類H01L 23/12 20060101AFI20220914BHJP(基本的電気素子)
要約【課題】信頼性及び電気的特性が向上された半導体パッケージを提供する。
【解決手段】半導体パッケージ10は、再配線基板100と、再配線基板100の上面上に配置される半導体チップ200と、を含む。再配線基板100は、絶縁層101乃至105と、絶縁層内に提供された第1再配線パターン110、第2再配線パターン120及び第3再配線パターン130と、を含む。第1乃至第3再配線パターンは、再配線基板100の下面から上面に向かう方向に積層し、互いに電気的に連結され、第1及び第3再配線パターンの各々はビア部分を含む。第2再配線パターン120は、第2再配線パターンの配線部分より小さい幅を有する第1微細配線パターン120W’をさらに含む。第1再配線パターン110のビア部分110Vは、その上面で最小幅を有する。第3再配線パターン130のビア部分130Vは、その底面で最小幅を有する。
【選択図】図1
特許請求の範囲【請求項1】
再配線基板と、
前記再配線基板の上面上に配置される半導体チップと、を含み、
前記再配線基板は、
絶縁層と、
前記絶縁層内に提供された第1再配線パターン、第2再配線パターン、及び第3再配線パターンと、を含み、
前記第1乃至第3再配線パターンは、前記再配線基板の下面から前記上面に向かう方向に順次的に提供されながら、互いに電気的に連結され、
前記第1乃至第3再配線パターンの各々は、前記再配線基板の前記上面に並べた方向に延長される配線部分を含み、
前記第1及び第3再配線パターンの各々は、前記配線部分から前記再配線基板の前記上面と垂直になる方向に延長されるビア部分をさらに含み、
前記第2再配線パターンは、前記第2再配線パターンの前記配線部分の幅より小さい幅を有する第1微細配線パターンをさらに含み、
互いに隣接する前記第1微細配線パターン同士の間の間隔は、0.5μm乃至2μmであり、
前記第1再配線パターンの前記ビア部分は、その上面で最小幅を有し、
前記第3再配線パターンの前記ビア部分は、その底面で最小幅を有する、半導体パッケージ。
続きを表示(約 1,300 文字)【請求項2】
前記第1再配線パターンの前記ビア部分の幅は、前記再配線基板の前記下面から前記上面に向かう方向に行くほど、だんだん小さくなり、
前記第3再配線パターンの前記ビア部分の幅は、前記再配線基板の前記下面から前記上面に向かう方向に行くほど、だんだん大きくなる、請求項1に記載の半導体パッケージ。
【請求項3】
前記第1再配線パターンの前記ビア部分の前記上面と側壁との間の角度は、95°乃至135°であり、
前記第3再配線パターンの前記ビア部分の前記底面と側壁との間の角度は、95°乃至135°である請求項1又は2に記載の半導体パッケージ。
【請求項4】
前記第1乃至第3再配線パターンの各々は、導電パターン及び前記導電パターンと前記絶縁層との間のシードパターンを含み、
前記第1再配線パターンの前記シードパターンは、前記第2再配線パターンの前記導電パターンと接触し、
前記第3再配線パターンの前記シードパターンは、前記第2再配線パターンの前記シードパターンと接触する請求項1乃至3のいずれか一項に記載の半導体パッケージ。
【請求項5】
前記再配線基板は、
前記第3再配線パターン上に提供される第4再配線パターンと、
前記第4再配線パターン上に提供されるボンディングパッドと、をさらに含み、
前記第4再配線パターンは、
前記再配線基板の前記上面に並べた方向に延長される配線部分と、
前記配線部分から前記再配線基板の前記上面と垂直になる方向に延長されて前記第3再配線パターンと接触するビア部分と、を含む、請求項1乃至4のいずれか一項に記載の半導体パッケージ。
【請求項6】
前記第4再配線パターンは、前記第4再配線パターンの前記配線部分の幅より小さい幅を有する第2微細配線パターンをさらに含み、
前記ボンディングパッドは、
前記絶縁層を貫通して前記第4再配線パターンと接触するビア部分と、
前記ビア部分上に提供される本体部分と、を含む、請求項5に記載の半導体パッケージ。
【請求項7】
前記再配線基板は、前記第1再配線パターン下に提供されたアンダーバンプパターンをさらに含み、
前記アンダーバンプパターンは、
前記絶縁層を貫通して前記第1再配線パターンと接触するビア部分と、
前記ビア部分下に提供される本体部分と、を含む、請求項1乃至6のいずれか一項に記載の半導体パッケージ。
【請求項8】
前記アンダーバンプパターンの前記本体部分の側壁は、前記再配線基板から離隔される、請求項7に記載の半導体パッケージ。
【請求項9】
前記第3再配線パターンの前記ビア部分の最上部での幅に対する前記第1再配線パターンの前記ビア部分の最下部での幅の比は、0.8乃至1.2である、請求項1乃至8のいずれか一項に記載の半導体パッケージ。
【請求項10】
前記第1微細配線パターンの各々の幅は、0.5μm乃至2μmである、請求項1乃至9のいずれか一項に記載の半導体パッケージ。

発明の詳細な説明【技術分野】
【0001】
本発明は半導体パッケージに関し、より具体的に再配線基板を含む半導体パッケージに関する。
続きを表示(約 3,200 文字)【背景技術】
【0002】
半導体パッケージは集積回路チップを電子製品に使用する適当な形態に具現化したものである。通常半導体パッケージは印刷(プリント)回路基板上に半導体チップを実装し、ボンディングワイヤ乃至バンプを利用してこれらを電気的に連結することが一般的である。電子産業の発達によって半導体パッケージの信頼性向上のための様々な研究が進められている。
【先行技術文献】
【特許文献】
【0003】
米国特許10,157,823号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は信頼性及び電気的特性が向上された半導体パッケージを提供することにある。
【課題を解決するための手段】
【0005】
本発明の概念によれば、半導体パッケージは再配線基板と、前記再配線基板の上面上に配置される半導体チップを含み、前記再配線基板は、絶縁層と、前記絶縁層内に提供された第1再配線パターン、第2再配線パターン、及び第3再配線パターンと、を含み、前記第1乃至第3再配線パターンは前記再配線基板の下面から前記上面に向かう方向に順次的に提供されながら、互いに電気的に連結され、前記第1乃至第3再配線パターンの各々は前記再配線基板の前記上面に並べた方向に延長される配線部分を含み、前記第1及び第3再配線パターンの各々は前記配線部分から前記再配線基板の前記上面と垂直になる方向に延長されるビア部分を含み、前記第2再配線パターンは前記第2再配線パターンの前記配線部分の幅より小さい幅を有する第1微細配線パターンをさらに含み、互いに隣接する前記第1微細配線パターン同士の間の間隔は0.5μm乃至2μmであり、前記第1再配線パターンの前記ビア部分はその上面で最小幅を有し、前記第3再配線パターンの前記ビア部分はその底面で最小幅を有することができる。
【0006】
本発明の他の概念によれば、半導体パッケージは再配線基板と、前記再配線基板の上面上に配置される半導体チップであって、前記半導体チップは前記再配線基板と電気的に連結されるチップパッドを含む、半導体チップと、前記再配線基板の下面上に配置される導電端子を含み、前記再配線基板は、絶縁層と、前記再配線基板の前記下面から前記上面に向かう方向に沿って順次的に提供されて互いに電気的に連結される第1再配線パターン、第2再配線パターン、及び第3再配線パターンと、を含み、前記第1乃至第3再配線パターンの各々は前記再配線基板の前記上面に並べた方向に延長される配線部分を含み、前記第1及び第3再配線パターンの各々は前記配線部分から前記再配線基板の前記上面と垂直になる方向に延長されるビア部分を含み、前記第2再配線パターンは前記第2再配線パターンの前記配線部分の幅より小さい幅を有する第1微細配線パターンをさらに含み、前記第1再配線パターンの前記ビア部分の幅は前記再配線基板の前記下面から前記上面に向かう方向に行くほど、だんだん小さくなり、前記第3再配線パターンの前記ビア部分の幅は前記再配線基板の前記下面から前記上面に向かう方向に行くほど、だんだん大きくなることができる。
【0007】
本発明のその他の概念によれば、半導体パッケージは再配線基板と、前記再配線基板の上面上に配置される半導体チップであって、前記半導体チップは前記再配線基板と電気的に連結されるチップパッドを含み、半導体チップと、前記半導体チップを覆うモールディング膜と、前記再配線基板及び前記チップパッドの間に介在されるボンディング端子と、前記再配線基板の下面上に配置される導電端子を含み、前記再配線基板は、アンダーバンプパターンと、前記アンダーバンプパターン上に提供された絶縁層と、前記アンダーバンプパターン上に提供され、前記アンダーバンプパターンと接触する第1再配線パターンと、前記第1再配線パターン上に提供され、前記第1再配線パターンと接触する第2再配線パターンと、前記第2再配線パターン上に提供され、前記第2再配線パターンと接触する第3再配線パターンと、前記第3再配線パターン上に提供され、前記第3再配線パターンと接触する第4再配線パターンと、前記第4再配線パターン上に提供され、前記第4再配線パターンと接触するボンディングパッドと、を含み、前記第1乃至第4再配線パターンは前記絶縁層内に提供され、前記第1乃至第4再配線パターンの各々は前記再配線基板の前記上面に並べた方向に延長される配線部分を含み、前記第1再配線パターン、前記第3再配線パターン、及び前記第4再配線パターンの各々は前記配線部分から前記再配線基板の前記上面と垂直になる方向に延長されるビア部分を含み、前記第2再配線パターンは前記第2再配線パターンの前記配線部分の幅より小さい幅を有する第1微細配線パターンをさらに含み、前記第4再配線パターンは前記第4再配線パターンの前記配線部分の幅より小さい幅を有する第2微細配線パターンをさらに含み、互いに隣接する前記第1微細配線パターン同士の間の間隔は0.5μm乃至2μmであり、前記第1再配線パターンの前記ビア部分はその上面で最小幅を有し、前記第3再配線パターンの前記ビア部分はその底面で最小幅を有することができる。
【発明の効果】
【0008】
本発明によれば、微細配線パターンを含む第2再配線パターンをアンダーバンプパターンより先に形成することができる。したがって、アンダーバンプパターン同士の間の絶縁層が製造工程の中に収縮して発生する可能性がある微細配線パターンの屈曲(undulation)現象を緩和し、より均一な線幅の確保が可能である。結果的に、半導体パッケージの信頼性を向上させることができる。
【0009】
本発明によれば、アンダーバンプパターンを比較的に厚く形成することができる。結果的に、半導体パッケージの電気的特性を向上させることができる。
【図面の簡単な説明】
【0010】
本発明の実施形態に係る半導体パッケージを示した断面図である。
図1のA領域を拡大図示した図面である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための断面図である。
本発明の実施形態に係る半導体パッケージを示した断面図である。
本発明の実施形態に係る半導体パッケージを示した断面図である。
本発明の実施形態に係る半導体パッケージを示した断面図である。
本発明の実施形態に係る半導体パッケージを示した断面図である。
本発明の実施形態に係る半導体パッケージを示した断面図である。
図8のB領域を拡大図示した図面である。
【発明を実施するための形態】
(【0011】以降は省略されています)

特許ウォッチbot のツイート
この特許をJ-PlatPatで参照する

関連特許