TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2022010376
公報種別公開特許公報(A)
公開日2022-01-14
出願番号2021187458,2019003994
出願日2021-11-18,2019-01-15
発明の名称遊技機
出願人株式会社三洋物産
代理人個人
主分類A63F 7/02 20060101AFI20220106BHJP(スポーツ;ゲーム;娯楽)
要約【課題】各種制御を好適に行うことが可能な遊技機を提供する。 【解決手段】主側CPUは各種処理を実行する。主側CPUは、処理の実行に際して当該主側CPUのレジスタに情報を一時的に記憶させる。主側CPUは、当該レジスタに記憶された情報のうち少なくとも一部の情報であるフラグレジスタの情報を主側RAMに退避させる機能を備えている。また、主側CPUは、第1タイマ割込み処理及び第2タイマ割込み処理の実行を禁止する機能を備えている。主側ROMに記憶されているプログラムにおいて非特定制御に対応する処理を開始するための命令として一の命令であるCALLI命令が設定されている。当該CALLI命令が実行されることにより、主側RAMへのフラグレジスタの情報の退避、第1タイマ割込み処理及び第2タイマ割込み処理の実行の禁止、及び非特定制御に対応する処理の開始が行われる。 【選択図】 図338
特許請求の範囲【請求項1】
遊技が実行されることにより所定事象が発生した場合にそれに対応する遊技の履歴情報を履歴記憶手段に記憶させる履歴記憶実行手段と、
前記履歴記憶手段に記憶されている前記履歴情報を利用して遊技の結果に対応する態様情報を導出する情報導出手段と、
前記情報導出手段により導出された前記態様情報を記憶する態様情報記憶手段と、
前記態様情報記憶手段に記憶された前記態様情報に対応する表示が情報表示手段にて行われるようにするための制御を行う態様情報表示制御手段と、
所定の表示契機が発生したことに基づいて、前記態様情報に対応する表示が新たに開始される前に所定対応表示が前記情報表示手段にて行われるようにするための制御を行う所定対応表示制御手段と、
を備えていることを特徴とする遊技機。

発明の詳細な説明【技術分野】
【0001】
本発明は、遊技機に関するものである。
続きを表示(約 19,000 文字)【背景技術】
【0002】
遊技機としてパチンコ機やスロットマシンが知られている。例えば、パチンコ機では、遊技者に付与された遊技球を貯留する皿貯留部を遊技機前面部に備えており、当該皿貯留部に貯留された遊技球が遊技球発射装置に案内されて、遊技者の発射操作に応じて遊技領域に向けて発射される。そして、例えば遊技領域に設けられた入球部に遊技球が入球した場合に、例えば払出装置から皿貯留部に遊技球が払い出される。また、パチンコ機においては、皿貯留部として上側皿貯留部と下側皿貯留部とを備えた構成も知られており、この場合、上側皿貯留部に貯留された遊技球が遊技球発射装置に案内され、当該上側皿貯留部にて余剰となった遊技球が下側皿貯留部に排出される(例えば特許文献1参照)。
【0003】
また、スロットマシンでは、メダルがベットされている状況でスタートレバーが操作されて新たなゲームが開始される場合に制御手段にて抽選処理が実行される。また、抽選処理が実行された場合には制御手段にて回転開始制御が実行されることによりリールの回転が開始され、当該リールの回転中にストップボタンが操作された場合には制御手段にて回転停止制御が実行されることによりリールの回転が停止される。そして、リールの回転停止後の停止結果が抽選処理の当選役に対応したものである場合には、当該当選役に対応した特典が遊技者に付与される。
【先行技術文献】
【特許文献】
【0004】
特開2013-255838号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ここで、上記例示等のような遊技機においては、遊技機の管理が好適に行われる必要があり、この点について未だ改良の余地がある。
【0006】
本発明は、上記例示した事情等に鑑みてなされたものであり、遊技機の管理を好適に行うことが可能な遊技機を提供することを目的とするものである。
【課題を解決するための手段】
【0007】
上記課題を解決すべく請求項1記載の発明は、遊技が実行されることにより所定事象が発生した場合にそれに対応する遊技の履歴情報を履歴記憶手段に記憶させる履歴記憶実行手段と、
前記履歴記憶手段に記憶されている前記履歴情報を利用して遊技の結果に対応する態様情報を導出する情報導出手段と、
前記情報導出手段により導出された前記態様情報を記憶する態様情報記憶手段と、
前記態様情報記憶手段に記憶された前記態様情報に対応する表示が情報表示手段にて行われるようにするための制御を行う態様情報表示制御手段と、
所定の表示契機が発生したことに基づいて、前記態様情報に対応する表示が新たに開始される前に所定対応表示が前記情報表示手段にて行われるようにするための制御を行う所定対応表示制御手段と、
を備えていることを特徴とする。
【発明の効果】
【0008】
本発明によれば、遊技機の管理を好適に行うことが可能となる。
【図面の簡単な説明】
【0009】
第1の実施形態におけるパチンコ機を示す斜視図である。
パチンコ機の主要な構成を分解して示す斜視図である。
遊技盤の構成を示す正面図である。
遊技領域を流下した遊技球の排出に関する構成を説明するための説明図である。
主制御装置の正面図である。
パチンコ機の電気的構成を示すブロック図である。
当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。
主側ROMに記憶されている各種テーブルを説明するための説明図である。
主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
主側CPUにて実行されるタイマ割込み処理を示すフローチャートである。
主側CPUにて実行される特図特電制御処理を示すフローチャートである。
主側CPUにて実行される特図変動開始処理を示すフローチャートである。
主側CPUに入球検知センサの検知結果が入力されるようにする構成を説明するための説明図である。
主側CPUにて実行される入球検知処理を示すフローチャートである。
払出制御装置及び当該払出制御装置との間で通信を行う各種装置の電気的構成を説明するためのブロック図である。
払出側CPUにて実行されるタイマ割込み処理を示すフローチャートである。
管理用ICの電気的構成を説明するためのブロック図である。
管理側I/Fの入力ポートの構成を説明するための説明図である。
対応関係用メモリの構成を説明するための説明図である。
履歴用メモリの構成を説明するための説明図である。
主側CPUにて実行される認識用処理を示すフローチャートである。
管理側CPUにて実行される管理処理を示すフローチャートである。
(a)~(d)第1~第15バッファと信号の種類との対応関係の情報が対応関係用メモリに格納される様子を示すタイムチャートである。
主側CPUにて実行される管理用出力処理を示すフローチャートである。
管理側CPUにて実行される履歴設定処理を示すフローチャートである。
(a)~(e)履歴用メモリに履歴情報が格納されていく様子を示すタイムチャートである。
主側CPUにて実行される設定値更新信号の出力処理を示すフローチャートである。
管理側CPUにて実行される設定更新認識用処理を示すフローチャートである。
管理側CPUにて実行される表示出力処理を示すフローチャートである。
管理側CPUにて実行される表示用処理を示すフローチャートである。
(a)主側CPUにて実行されるデータ出力用処理を示すフローチャートであり、(b)管理側CPUにて実行される外部出力用処理を示すフローチャートである。
第2の実施形態における主側ROMに記憶されている各種テーブルを説明するための説明図である。
第3の実施形態における別保存用メモリの構成を説明するための説明図である。
管理側CPUにて実行される設定更新認識用処理を示すフローチャートである。
管理側CPUにて実行される繰り返し変更の監視処理を示すフローチャートである。
第4の実施形態における主側CPUにて実行される繰り返し変更の監視処理を示すフローチャートである。
第5の実施形態における管理側CPUにて実行される設定更新認識用処理を示すフローチャートである。
第6の実施形態における履歴用メモリの構成を説明するための説明図である。
管理側CPUにて実行される履歴設定処理を示すフローチャートである。
管理側CPUにて実行される設定更新認識用処理を示すフローチャートである。
第7の実施形態における履歴用メモリの構成を説明するための説明図である。
管理側CPUにて実行される設定更新認識用処理を示すフローチャートである。
第8の実施形態における履歴用メモリの構成を説明するための説明図である。
管理側CPUにて実行される設定更新認識用処理を示すフローチャートである。
管理側CPUにて実行される履歴設定処理を示すフローチャートである。
管理側CPUにて実行される表示出力処理を示すフローチャートである。
第9の実施形態における管理側I/Fの入力ポートの構成を説明するための説明図である。
主側CPUにて実行される認識用処理を示すフローチャートである。
管理側CPUにて実行される管理処理を示すフローチャートである。
(a)~(h)第1~第12バッファと信号の種類との対応関係の情報が対応関係用メモリに格納される様子を示すタイムチャートである。
第10の実施形態における各入球検知センサの検知結果を主側CPU及び管理用ICに送信する信号経路の構成を説明するためのブロック図である。
第11の実施形態における主制御装置の正面図である。
MPUの制御に基づき第1~第4報知用表示装置において各種表示を行うための電気的な構成を説明するためのブロック図である。
管理側CPUにて実行される表示用処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
(a)遊技履歴の管理結果が表示される場合における第1~第4報知用表示装置の表示態様を説明するための説明図であり、(b)パチンコ機の設定状態が変更される場合における第1~第4報知用表示装置の表示態様を説明するための説明図である。
(a)~(h)第1~第4報知用表示装置が表示状態となる様子を示すタイムチャートである。
(a)第12の実施形態における第1報知用表示装置の構成を説明するための説明図であり、(b)第2報知用表示装置の構成を説明するための説明図である。
第1~第4報知用表示装置にて遊技履歴の管理結果を表示する場合及びパチンコ機の設定状態を変更することが可能な変更可能状態であることを表示する場合における第1報知用表示装置及び第2報知用表示装置の表示内容を説明するための説明図である。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
第13の実施形態における異常表示エリアの構成を説明するための説明図である。
主側CPUにて実行される異常設定処理を示すフローチャートである。
主側CPUにて実行される異常表示用処理を示すフローチャートである。
第14の実施形態における主側CPUにて実行される管理用出力処理を示すフローチャートである。
別形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
第15の実施形態における主側ROMのプログラム及びデータの設定態様を説明するための説明図である。
主側RAMにおける各エリアの設定態様を説明するための説明図である。
主側CPUにて実行されるタイマ割込み処理を示すフローチャートである。
主側CPUにて実行される管理用処理を示すフローチャートである。
主側CPUにて実行される管理実行処理を示すフローチャートである。
遊技履歴を管理するために使用される非特定制御用のワークエリアの各種エリアを説明するための説明図である。
主側CPUにて実行されるチェック処理を示すフローチャートである。
主側CPUにて実行される通常の入球管理処理を示すフローチャートである。
主側CPUにて実行される結果演算処理を示すフローチャートである。
主側CPUにて実行される表示用処理を示すフローチャートである。
第16の実施形態における主側CPUにて実行される管理用処理を示すフローチャートである。
第17の実施形態における主側CPUにて実行される管理実行処理を示すフローチャートである。
第18の実施形態における主側CPUにて実行される管理実行処理を示すフローチャートである。
第19の実施形態における主側CPUにて実行される管理実行処理を示すフローチャートである。
第20の実施形態における主側CPUにて実行される管理用処理を示すフローチャートである。
主側CPUにて実行される管理実行処理を示すフローチャートである。
第21の実施形態における電気的構成を説明するための説明図である。
第22の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
主側CPUにて実行されるタイマ割込み処理を示すフローチャートである。
主側CPUにて実行される設定確認用処理を示すフローチャートである。
主側CPUにて実行されるRAM監視処理を示すフローチャートである。
別形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
別形態における主側CPUにて実行される設定値更新処理を示すフローチャートである。
第23の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
第24の実施形態における主側CPUにて実行されるRAM監視処理を示すフローチャートである。
第25の実施形態における主側CPUにて実行されるRAM監視処理を示すフローチャートである。
主側CPUにて実行される管理実行処理を示すフローチャートである。
主側CPUにて実行される別監視処理を示すフローチャートである。
第26の実施形態における主側CPUにて実行される管理用処理を示すフローチャートである。
第27の実施形態における主側CPUにて実行される管理用処理を示すフローチャートである。
第28の実施形態における主側CPUにて実行される管理用処理を示すフローチャートである。
第29の実施形態における主側CPUにて実行される管理用処理を示すフローチャートである。
第30の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される停電情報記憶処理を示すフローチャートである。
(a)MPUの構成を説明するためのブロック図であり、(b)リセット信号出力部によるリセット信号の出力の様子を示すタイムチャートである。
主側CPUにて実行されるタイマ割込み処理を示すフローチャートである。
主側CPUにて実行される設定監視処理を示すフローチャートである。
主側CPUにて実行される管理用処理を示すフローチャートである。
主側CPUにて実行される管理実行処理を示すフローチャートである。
主側CPUにて実行される別監視処理を示すフローチャートである。
第31の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される異常時のクリア処理を示すフローチャートである。
主側CPUにて実行される非特定制御用のクリア処理を示すフローチャートである。
第32の実施形態における主側CPUにて実行される停電情報記憶処理を示すフローチャートである。
主側CPUにて実行されるチェックサムの監視処理を示すフローチャートである。
主側CPUにて実行される非特定制御用のクリア処理を示すフローチャートである。
第33の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される設定確認用処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される設定監視処理を示すフローチャートである。
主側CPUにて各種表示回路を表示制御するための構成を説明するためのブロック図である。
(a)特定制御用のワークエリアに設けられた各種バッファを説明するための説明図であり、(b)非特定制御用のワークエリアに設けられた各種記憶エリアを説明するための説明図である。
表示ICの電気的な構成を説明するための説明図である。
(a)~(g)主側CPUから表示ICに種別データ及び表示データが送信されるとともに表示ICから送信された表示データが第1表示回路又は第2表示回路にて受信される様子を示すタイムチャートである。
主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
(a)設定値が更新される状況における第1~第4報知用表示装置の表示内容を説明するための説明図であり、(b)設定値が確認される状況における第1~第4報知用表示装置の表示内容を説明するための説明図である。
第34の実施形態における主側CPUにて実行される設定値更新処理を示すフローチャートである。
第35の実施形態における演算結果記憶エリアの電気的構成を説明するための説明図である。
(a)~(d)第1~第4報知用表示装置の表示内容を説明するための説明図である。
(a)~(c)第1~第4報知用表示装置の表示内容を説明するための説明図である。
(a)~(e)第1~第4報知用表示装置にて各種エリアのベース値が報知される様子を示すタイムチャートである。
主側CPUにて実行される結果演算処理を示すフローチャートである。
主側CPUにて実行される表示用処理を示すフローチャートである。
主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される通常時の設定処理を示すフローチャートである。
主側CPUにて実行される設定確認用処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
(a)~(f)主側CPUへの動作電力の供給が開始された場合における第1~第4報知用表示装置の表示内容を説明するためのタイムチャートである。
第36の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
第37の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
第38の実施形態における主側CPUにて実行される通常時の設定処理を示すフローチャートである。
(a)~(d)第39の実施形態における主側ROMに設けられた設定対応記憶エリアを説明するための説明図である。
主側CPUにて実行される当否テーブルの読み出し処理を示すフローチャートである。
主側CPUにて実行される設定更新中における第5表示データバッファへの設定処理を示すフローチャートである。
(a)~(c)第40の実施形態における主側ROMに設けられた設定対応記憶エリアを説明するための説明図である。
(a)第41の実施形態における窓パネルを通じてパチンコ機前方から視認可能となる領域に設けられた各種表示部を説明するための説明図であり、(b)ラウンド表示部の表示内容を説明するための説明図である。
第42の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
第43の実施形態における主側CPUにて実行される結果演算処理を示すフローチャートである。
主側CPUにて実行される表示用処理を示すフローチャートである。
(a)~(g)第1~第4報知用表示装置にて各種エリアのベース値が報知される様子を示すタイムチャートである。
(a)~(g)第44の実施形態における第1~第4報知用表示装置にて各種エリアのベース値が報知される様子を示すタイムチャートである。
第45の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
特定制御用のワークエリアに設けられた設定値に関する記憶エリアの内容を説明するための説明図である。
主側CPUにて実行される設定確認用処理を示すフローチャートである。
主側CPUにて実行される設定確認中における第5表示データバッファへの設定処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
主側CPUにて実行される設定更新中における第5表示データバッファへの設定処理を示すフローチャートである。
設定値更新処理又は設定確認用処理が実行されている状況において停電時処理が実行された場合にその後の動作電力の供給の再開に際してメイン処理にて実行される処理の内容を説明するための説明図である。
(a)~(e)設定値更新処理及び設定確認用処理の設定キー挿入部の操作状態との関係での終了タイミングを示すタイムチャートである。
第46の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
設定値更新処理又は設定確認用処理が実行されている状況において停電時処理が実行された場合にその後の動作電力の供給の再開に際してメイン処理にて実行される処理の内容を説明するための説明図である。
第47の実施形態における設定値更新処理又は設定確認用処理が実行されている状況において停電時処理が実行された場合にその後の動作電力の供給の再開に際してメイン処理にて実行される処理の内容を説明するための説明図である。
第48の実施形態における設定値更新処理又は設定確認用処理が実行されている状況において停電時処理が実行された場合にその後の動作電力の供給の再開に際してメイン処理にて実行される処理の内容を説明するための説明図である。
第49の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される設定確認用処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
(a)~(h)動作電力の供給開始時の処理が実行されている状況において第1タイマ割込み処理及び第2タイマ割込み処理の割込みが許可される様子を示すタイムチャートである。
(a)~(g)停電フラグ、チェックサム又は設定値に関する異常が発生した場合における処理の進行態様を示すタイムチャートである。
(a)~(g)主側CPUへの動作電力の供給が開始された場合における第1~第4報知用表示装置の表示内容を示すタイムチャートである。
設定値更新処理又は設定確認用処理が実行されている状況において停電時処理が実行された場合にその後の動作電力の供給の再開に際してメイン処理にて実行される処理の内容を説明するための説明図である。
音声発光制御装置の電気的構成を説明するための説明図である。
音光側CPUにて実行される演出制御処理を示すフローチャートである。
主側CPUにおける動作電力の供給開始時の処理にて実行された処理の内容に対応する作用を説明するための説明図である。
第50の実施形態における音光側CPUにて実行される演出制御処理を示すフローチャートである。
主側CPUにおける動作電力の供給開始時の処理にて実行された処理の内容に対応する作用を説明するための説明図である。
第51の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
第52の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
第53の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
(a)~(g)設定値更新処理が実行されている状況において主側CPUへの動作電力の供給が停止された場合におけるその後の処理の様子を示すタイムチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
特定制御用のワークエリアに設けられた記憶エリアの内容を説明するための説明図である。
(a)~(f)更新対象の設定値が更新される様子を示すタイムチャートである。
第54の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
第55の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
特定制御用のワークエリアに設けられたクリア対象エリア及びクリア対象外エリアを説明するための説明図である。
主側CPUにて実行される表示開始処理を示すフローチャートである。
主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
動作電力の供給開始時の状況に対応する特図表示部及び普図表示部の表示内容を説明するための説明図である。
第56の実施形態における特定制御用のワークエリアのクリア対象エリアに設けられた各エリアを説明するための説明図である。
主側CPUにて実行される表示開始処理を示すフローチャートである。
動作電力の供給開始時の状況に対応する特図表示部及び普図表示部の表示内容を説明するための説明図である。
第57の実施形態における主側CPUにて実行される表示開始処理を示すフローチャートである。
動作電力の供給開始時の状況に対応する特図表示部及び普図表示部の表示内容を説明するための説明図である。
第58の実施形態における特定制御用のワークエリアのクリア対象エリア及びクリア対象外エリアに設けられた各エリアを説明するための説明図である。
主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される表示開始処理を示すフローチャートである。
(a)特図用の外れ表示抽選テーブルを説明するための説明図であり、(b)普図用の外れ表示抽選テーブルを説明するための説明図である。
第59の実施形態における主側CPUにて実行される表示開始処理を示すフローチャートである。
(a)特図用の初期表示抽選テーブルを説明するための説明図であり、(b)普図用の初期表示抽選テーブルを説明するための説明図である。
動作電力の供給開始時の状況に対応する特図表示部及び普図表示部の表示内容を説明するための説明図である。
第60の実施形態における主側CPUにて実行される表示開始処理を示すフローチャートである。
動作電力の供給開始時の状況に対応する特図表示部及び普図表示部の表示内容を説明するための説明図である。
第61の実施形態における主側CPUにて実行される表示開始処理を示すフローチャートである。
第62の実施形態における主側CPUにて実行される設定値更新処理を示すフローチャートである。
主側CPUにて実行される表示開始処理を示すフローチャートである。
(a)特図用の第1表示振分テーブルを説明するための説明図であり、(b)特図用の第2表示振分テーブルを説明するための説明図であり、(c)普図用の第1表示振分テーブルを説明するための説明図であり、(d)普図用の第2表示振分テーブルを説明するための説明図である。
第63の実施形態における主側CPUにて実行される表示開始処理を示すフローチャートである。
第64の実施形態における遊技盤の正面図である。
(a)非誘導状態である場合における第2作動部の縦断面図であり、(b)誘導状態である場合における第2作動部の縦断面図である。
(a),(b)遊技回が実行される場合における図柄表示装置の表示内容を説明するための説明図である。
(a)~(j)各図柄列にて変動表示される主図柄及び副図柄を説明するための説明図である。
振分入賞装置の内部構成を説明するための縦断面図である。
主側CPUにて各種抽選を行うための電気的な構成を説明するための説明図である。
(a)第1特図の当否テーブルを説明するための説明図であり、(b)第2特図の当否テーブルを説明するための説明図である。
(a)大当たり用の種別テーブルを説明するための説明図であり、(b)複数種類の大当たり結果のそれぞれの内容を説明するための説明図であり、(c)小当たり用の種別テーブルを説明するための説明図であり、(d)複数種類の小当たり結果のそれぞれの内容を説明するための説明図である。
主側CPUにて実行される普図普電制御処理を示すフローチャートである。
主側CPUにて実行される特図特電制御処理を示すフローチャートである。
主側CPUにて実行される特図変動開始処理を示すフローチャートである。
主側CPUにて実行される特図確定中処理を示すフローチャートである。
主側CPUにて実行される振分用処理を示すフローチャートである。
主側CPUにて実行される特電終了処理を示すフローチャートである。
特定制御用のワークエリアのクリア対象エリアに設けられた各エリアを説明するための説明図である。
主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
(a)主側CPUにて実行される設定更新中における第1表示データバッファへの設定処理を示すフローチャートであり、(b)主側CPUにて実行される設定確認中における第6表示データバッファへの設定処理を示すフローチャートである。
(a)~(g)パチンコ機の状態に応じて第1特図表示部、第2特図表示部及び特別表示部の表示内容が変化する様子を示すタイムチャートである。
第65の実施形態における主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
第66の実施形態における主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
第67の実施形態における主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
(a)第68の実施形態における特別表示部の構成を説明するための説明図であり、(b)設定値更新処理又は設定確認用処理が実行されている状況における15R表示部、6R表示部及び小当たり表示部の表示内容を示すタイムチャートである。
第69の実施形態における遊技盤の正面図である。
主側CPUにて各種抽選を行うための電気的な構成を説明するための説明図である。
(a)低確率時の第1当否テーブルを説明するための説明図であり、(b)高確率時の第1当否テーブルを説明するための説明図であり、(c)低確率時の第2当否テーブルを説明するための説明図であり、(d)高確率時の第2当否テーブルを説明するための説明図である。
(a)種別テーブルを説明するための説明図であり、(b)複数種類の大当たり結果のそれぞれの内容及び1種類の小当たり結果の内容を説明するための説明図であり、(c)サポートモードの内容を説明するための説明図である。
遊技回の表示継続期間の設定態様を説明するための説明図である。
主側CPUにて実行される第1特図特電制御処理を示すフローチャートである。
主側CPUにて実行される第2特図特電制御処理を示すフローチャートである。
主側CPUにて実行される特図変動開始処理を示すフローチャートである。
主側CPUにて実行される特図確定中処理を示すフローチャートである。
(a)第70の実施形態における低確率時の第1当否テーブルを説明するための説明図であり、(b)高確率時の第1当否テーブルを説明するための説明図であり、(c)低確率時の第2当否テーブルを説明するための説明図であり、(d)高確率時の第2当否テーブルを説明するための説明図である。
(a)第71の実施形態における低確率時の第1当否テーブルを説明するための説明図であり、(b)高確率時の第1当否テーブルを説明するための説明図であり、(c)低確率時の第2当否テーブルを説明するための説明図であり、(d)高確率時の第2当否テーブルを説明するための説明図である。
第72の実施形態における遊技盤の正面図である。
主制御装置及び音声発光制御装置の電気的構成を説明するための説明図である。
主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される設定確認用処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
主側RAMにおける各エリアの設定態様を説明するための説明図である。
(a)アドレスカウンタの内容を説明するための説明図であり、(b)~(e)対象アドレスが更新された結果、キャリーフラグに「1」が設定される様子を説明するための説明図である。
主側CPUにて実行されるRAMクリア処理を示すフローチャートである。
主側CPUにて実行される対象アドレスの加算処理を示すフローチャートである。
主側CPUにて実行される非特定制御用のクリア処理を示すフローチャートである。
主側CPUにて実行されるチェックサムの算出処理を示すフローチャートである。
音光側CPUにて実行される演出制御処理を示すフローチャートである。
(a)~(f)主側CPU及び音光側CPUへの動作電力の供給が開始された場合に第1~第4報知用表示装置にてチェック用表示が実行されるとともに可動体にて初期動作が実行される様子を示すタイムチャートである。
第73の実施形態における音光側CPUにて実行される演出制御処理を示すフローチャートである。
第74の実施形態における主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行される設定確認用処理を示すフローチャートである。
主側CPUにて実行される設定値更新処理を示すフローチャートである。
主側CPUにて実行されるRAMクリア処理を示すフローチャートである。
主側CPUにて実行される開閉監視処理を示すフローチャートである。
音声発光制御装置の電気的構成を説明するための説明図である。
確認後報知用テーブルの内容を説明するための説明図である。
各種報知用テーブルと読み出し対象となる実行エリアの種類との関係を説明するための説明図である。
(a)~(h)確認後報知と本体閉鎖報知との関係、及びクリア後報知と本体閉鎖報知との関係を示すタイムチャートである。
音光側CPUにて実行される演出制御処理を示すフローチャートである。
音光側CPUにて実行されるタスク処理を示すフローチャートである。
第75の実施形態における主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
主側CPUにて実行されるチェック処理を示すフローチャートである。
主側CPUにて実行される結果演算処理を示すフローチャートである。
主側CPUにて実行される特図特電制御処理を示すフローチャートである。
主側CPUにて実行される特電開放中処理を示すフローチャートである。
主側CPUにて実行されるエンディング用処理を示すフローチャートである。
(a),(b)図柄表示装置にて実行されるエンディング演出の一例を説明するための説明図である。
主側ROMのデータ構成を説明するための説明図である。
各種テーブルのそれぞれが選択された場合における第1~第5示唆演出情報の選択確率を説明するための説明図である。
音声発光制御装置にて実行されるエンディング演出制御処理を示すフローチャートである。
第76の実施形態における主側CPUにて実行されるエンディング用処理を示すフローチャートである。
第77の実施形態における主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
(a)不正を監視するためのセンサを説明するための説明図であり、(b)主側CPUにて実行される不正検知処理を示すフローチャートである。
主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
音光側RAMにおける記憶エリアを説明するための説明図である。
音光側CPUにて実行される音光側立ち上げ処理を示すフローチャートである。
音光側CPUにて実行される音光側タイマ割込み処理を示すフローチャートである。
音光側CPUにて実行される開始待ち演出用処理を示すフローチャートである。
(a)~(i)パチンコ機への動作電力の供給開始後にデモ演出が実行される様子を示すタイムチャートである。
(a)~(e)開閉実行モード用の演出及び遊技回用演出のいずれもが実行されていない状態が予め設定された期間となった後にデモ演出が開始される様子を示すタイムチャートである。
第78の実施形態における音光側CPUにて実行される音光側立ち上げ処理を示すフローチャートである。
音光側CPUにて実行される開始待ち演出用処理を示すフローチャートである。
(a)第79の実施形態における特定制御用のワークエリアに設けられた記憶エリアを説明するための説明図であり、(b)音光側RAMにおける初期化対象外エリア及び初期化対象エリアを説明するための説明図である。
音光側CPUにて実行される音光側立ち上げ処理を示すフローチャートである。
(a)音光側CPUにて実行されるタイミング変更抽選用処理を示すフローチャートであり、(b)タイミング変更抽選テーブルを説明するための説明図である。
(a)第80の実施形態における音光側CPUにて実行されるタイミング変更抽選用処理を示すフローチャートであり、(b)タイミング変更抽選テーブルを説明するための説明図である。
第81の実施形態における音光側RAMの構成を説明するための説明図である。
(a)第82の実施形態における代表値データの外部出力を行うための構成を説明する説明図であり、(b)特定制御用のワークエリアにおける代表値データの外部出力用の記憶エリアを説明するための説明図である。
主側CPUにて実行される外部情報設定処理を示すフローチャートである。
データ表示器に外部出力される代表値データに基づいてベース値の異常が把握可能となる様子を示すタイムチャートである。
(a)第83の実施形態における加工代表値データを外部出力するための構成を説明するためのブロック図であり、(b)特定制御用のワークエリアに設けられた加工代表値データの外部出力用の記憶エリアを説明するための説明図である。
主側CPUにて実行される外部情報設定処理を示すフローチャートである。
(a)第84の実施形態におけるベース値異常信号を外部出力するための構成を説明するためのブロック図であり、(b)特定制御用のワークエリアに設けられたベース値異常信号の外部出力用の記憶エリアを説明するための説明図であり、(c)閾値テーブルの内容を説明するための説明図である。
主側CPUにて実行される外部情報設定処理を示すフローチャートである。
主側CPUにて実行されるメイン処理を示すフローチャートである。
主側CPUにて実行されるベース値初期出力用処理を示すフローチャートである。
現状エリアにおけるベース値の異常に基づいてベース値異常信号が異常報知器に外部出力される様子を示すタイムチャートである。
第1履歴エリア~第3履歴エリアにおけるベース値の異常に基づいてベース値異常信号が異常報知器に外部出力される様子を示すタイムチャートである。
(a)第85の実施形態における上側ベース値異常信号及び下側ベース値異常信号を外部出力するための構成を説明するためのブロック図であり、(b)特定制御用のワークエリアに設けられた上側ベース値異常信号及び下側ベース値異常信号の外部出力用の記憶エリアを説明するための説明図である。
主側CPUにて実行される外部情報設定処理を示すフローチャートである。
主側CPUにて実行される異常フラグ設定用処理を示すフローチャートである。
主側CPUにて実行される異常信号出力用処理を示すフローチャートである。
主側CPUにて実行されるベース値初期出力用処理を示すフローチャートである。
(a)第86の実施形態における特定制御用のワークエリアに設けられた上側ベース値異常信号、下側第1ベース値異常信号及び下側第2ベース値異常信号の外部出力用の記憶エリアを説明するための説明図であり、(b)閾値テーブルの内容を説明するための説明図であり、(c)上側ベース値異常信号、下側第1ベース値異常信号及び下側第2ベース値異常信号を外部出力するための構成を説明するための説明図である。
ベース値異常信号が外部出力される様子を示すタイムチャートである。
主側CPUにて実行される異常フラグ設定用処理を示すフローチャートである。
主側CPUにて実行される異常信号出力用処理を示すフローチャートである。
(a),(b)第87の実施形態における共通ベース値異常信号、上側ベース値異常信号及び下側ベース値異常信号を外部出力するための構成を説明するためのブロック図である。
主側CPUにて実行される異常信号出力用処理を示すフローチャートである。
第88の実施形態における音声発光制御基板の電気的構成を説明するための説明図である。
音光側CPUにて実行される音光側立ち上げ処理を示すフローチャートである。
(a)音光側CPUにて実行される最大値設定処理を示すフローチャートであり、(b)最大値抽選テーブルを説明するための説明図である。
音光側CPUにて実行されるデモ開始用タイマカウンタの更新処理を示すフローチャートである。
第89の実施形態における主制御装置の正面図である。
遊技履歴を管理するために使用される非特定制御用のワークエリアの各種エリアを説明するための説明図である。
(a)~(g)第1単位更新エリア、第1算出期間の直近エリア、第2単位更新エリア、及び第2算出期間の直近エリアが更新される様子を示すタイムチャートである。
(a)~(d)第1~第5報知用表示装置の表示内容を説明するための説明図である。
主側CPUにて実行されるチェック処理を示すフローチャートである。
主側CPUにて実行される出玉率記憶処理を示すフローチャートである。
主側CPUにて実行される表示用処理を示すフローチャートである。
主側CPUにて実行される通常時の設定処理を示すフローチャートである。
(a)~(k)第1報知開始フラグ及び第2報知開始フラグに「1」がセットされる様子を示すタイムチャートである。
第90の実施形態における遊技履歴を管理するために使用される非特定制御用のワークエリアの各種エリアを説明するための説明図である。
主側CPUにて実行される出玉率記憶処理を示すフローチャートである。
主側CPUにて実行される第1出玉率演算処理を示すフローチャートである。
第91の実施形態における遊技履歴を管理するために使用される非特定制御用のワークエリアの各種エリアを説明するための説明図である。
主側CPUにて実行される出玉率記憶処理を示すフローチャートである。
(a),(b)第92の実施形態における第1,第3~第5報知用表示装置の表示内容を説明するための説明図である。
(a)第93の実施形態における非特定制御用のワークエリアの各種エリアを説明するための説明図であり、(b)合計個数情報の表示が行われている状況における第1~第4報知用表示装置の表示内容を説明するための説明図である。
(a)~(e)第1~第4報知用表示装置にて合計個数情報の表示が行われる様子を示すタイムチャートである。
主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される試射試験実行処理を示すフローチャートである。
主側CPUにて実行される管理実行処理を示すフローチャートである。
主側CPUにて実行されるチェック処理を示すフローチャートである。
主側CPUにて実行される結果演算処理を示すフローチャートである。
主側CPUにて実行される合計個数表示用設定処理を示すフローチャートである。
主側CPUにて実行される表示用処理を示すフローチャートである。
主側CPUにて実行される合計個数表示用処理を示すフローチャートである。
主側CPUにて実行される第2タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される残余処理を示すフローチャートである。
主側CPUにて実行される集計除算実行処理を示すフローチャートである。
主側CPUにて実行される集計除算処理を示すフローチャートである。
第94の実施形態における主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される試射試験実行処理を示すフローチャートである。
主側CPUにて実行される管理実行処理を示すフローチャートである。
第95の実施形態における主側CPUにて実行される第1タイマ割込み処理を示すフローチャートである。
主側CPUにて実行される管理実行処理を示すフローチャートである。
(a)第96の実施形態における遊技盤の正面図であり、(b)合計個数表示が行われている状況における特図表示部及び普図表示部の状態を説明するための説明図である。
主側CPUにて実行される表示制御処理を示すフローチャートである。
【発明を実施するための形態】
【0010】
<第1の実施形態>
以下、遊技機の一種であるパチンコ機10の第1の実施形態を、図面に基づいて詳細に説明する。図1はパチンコ機10の斜視図、図2はパチンコ機10の主要な構成を分解して示す斜視図である。なお、図2では便宜上パチンコ機10の遊技領域PA内の構成を省略している。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社三洋物産
遊技機
2か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
株式会社三洋物産
遊技機
3か月前
続きを見る