TOP特許意匠商標
特許ウォッチ DM通知 Twitter
公開番号2021125762
公報種別公開特許公報(A)
公開日20210830
出願番号2020016922
出願日20200204
発明の名称高周波スイッチ回路
出願人新日本無線株式会社
代理人個人
主分類H03K 17/687 20060101AFI20210802BHJP(基本電子回路)
要約【課題】スイッチング時間の高速化を図ることのできる高周波スイッチ回路を提供する。
【解決手段】高周波入出力端子31、32間に第1のFET1が接続され、そのドレイン・ソース間にはドレイン・ソース間抵抗器11が接続され、ゲートは第1のゲート抵抗器12を介してグランドに接続され、第1のFET1のソース・ゲート間に第2のFET2が接続される。第2のFET2のゲートは、第2のゲート抵抗器13を介して制御信号が印加可能とされ、制御信号に基づいて第1のFET1のドレイン、ソースに電圧供給を行うバイアス回路100が設けられる。第1のFET1と第2のFET2は、互いに極性が異なり、第1のFET1には、デプレッションモードで動作する電界効果トランジスタが用いらる。
【選択図】図1
特許請求の範囲【請求項1】
高周波入出力端子間に第1の電界効果トランジスタが接続され、前記第1の電界効果トランジスタのドレイン・ソース間には第1の抵抗器が接続され、前記第1の電界効果トランジスタのゲートは第2の抵抗器を介してグランドに接続され、前記第1の電界効果トランジスタのソース・ゲート間に第2の電界効果トランジスタが接続され、前記第2の電界効果トランジスタのゲートは、第3の抵抗器を介して制御信号が印加可能とされ、前記制御信号に基づいて前記第1の電界効果トランジスタのドレイン、ソースに電圧供給を行うバイアス回路が設けられ、
前記第1の電界効果トランジスタはデプレッションモードで動作し、かつ、前記第2の電界効果トラジスタと極性が異なる電界効果トランジスタが用いられてなることを特徴とする高周波スイッチ回路。
続きを表示(約 110 文字)【請求項2】
前記第1の電界効果トランジスタのしきい値電圧Vth1と前記第2の電界効果トランジスタのしきい値電圧Vth2は、|Vth1|≧|Vth2|の関係を満たすことを特徴とする請求項1記載の高周波スイッチ回路。

発明の詳細な説明【技術分野】
【0001】
本発明は、無線通信機器に用いられる高周波スイッチ回路に係り、特に、スイッチング時間の高速化を図ったものに関する。
続きを表示(約 1,900 文字)【背景技術】
【0002】
従来、高周波信号の切り替えを行う半導体高周波スイッチ回路は、GaAs等化合物半導体を用いた電界効果トランジスタであるMESFET(Metal-Semiconductor Field Effect Transistor)、HEMT(High Electron Mobility Transistor)等や、SOI(Silicon on Insulator)基板等を用いたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)により構成されたものがよく用いられている。
かかる半導体高周波スイッチ回路は、その使用条件などに応じて、挿入損失、アイソレーション、ハンドリングパワー、歪特性等の電気的特性について、好適な特性、レベルであることが所望される。
【0003】
図5には、従来の高周波スイッチ回路の一例が示されており、以下、同図を参照しつつ、従来回路について説明する。
この従来回路は、1つの制御信号によってSPDT(Single Pole Double Throw)スイッチの経路切り替えを可能に構成されたものである。すなわち、従来回路は、デプレッションモードの高周波スイッチ用電界効果トランジスタ(以下「スイッチFET」と称すると共に、図5においては「FET」と表記)を主たる構成要素として構成されている。
【0004】
かかる従来回路は、制御信号入力端子CONTに正の電圧VDDが印加されると、バイアス抵抗器Rb1,Rb2からなるバイアス回路100Aを介してDCデカップリングキャパシタC1,C2が充電され、スイッチFETのソース電圧VS1が上昇する。
【0005】
スイッチFETのゲートは、ゲート抵抗器Rg1を介してグランドに接続されているため、スイッチFETのゲート・ソース間電圧Vgsは、−VS1となる。
しかして、スイッチFETのしきい値電圧Vthnに対して、Vthn≧−VS1となったときに、スイッチFETはオフ状態となり、高周波入出力端子T1,T2間が遮断される。
【0006】
一方、制御信号入力端子CONTにグランド電位が印加されると、バイアス回路100Aを介してDCデカップリングキャパシタC1,C2の電荷が放電され、スイッチFETのソース電圧VS1は下降する。そして、スイッチFETのしきい値電圧Vthnに対して、Vthn≦−VS1となったときに、スイッチFETはオン状態となり、高周波入出力端子T1,T2間が導通状態となる。
この種の従来回路は、例えば、特許文献1等に開示されたものがある。
【0007】
なお、図5に示された従来回路におけるアイソレーション向上を図った回路として、図6に示された構成のものも良く知られている。
以下、図6を参照しつつ、この従来回路について概括的に説明する。
この従来回路は、図5に示された回路に、シャント用電界効果トランジスタ(以下、「シャントFET」と称すると共に、図6においては「SH−FET」と表記)を付加した構成を有するものとなっている。シャントFETは、エンハンスメント型FETであり、そのゲートにはゲート抵抗器Rg2を介して制御信号端子CONTから制御信号が印加されるようになっている。
また、シャントFETは、そのソースがスイッチFETのソースと共にDCデカップリングキャパシタC2を介して高周波入出力端子T2に接続される一方、ドレインはDCデカップリングキャパシタC3を介してグランドに接続されている。
【0008】
かかる構成においては、スイッチFETがオフ状態の場合に、シャントFETがオン状態となり、スイッチFET側からの漏洩高周波信号をグランドへバイパスさせて高周波入出力端子T2への高周波信号の漏洩を防止し、高いアイソレーションが確保されるようになっている。
【先行技術文献】
【特許文献】
【0009】
特開2011−259236号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかしながら、上述の従来回路においては、高周波信号のリーク抑圧のために、インピーダンスが高いバイアス回路が用いられる構成が採られることから、DCデカップリングキャパタC1,C2の短時間での電荷放電が難しく、スイッチFETが導通状態になる際の立ち上がりに時間を要し、所望するスイッチング時間で動作する回路が得難いという問題がある。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

新日本無線株式会社
聴診器
3か月前
新日本無線株式会社
聴診器
3か月前
新日本無線株式会社
増幅装置
7か月前
新日本無線株式会社
圧電素子
28日前
新日本無線株式会社
増幅装置
28日前
新日本無線株式会社
増幅装置
7か月前
新日本無線株式会社
定電流回路
7か月前
新日本無線株式会社
演算増幅器
6か月前
新日本無線株式会社
D級増幅器
2か月前
新日本無線株式会社
定電流回路
1か月前
新日本無線株式会社
入力保護回路
7か月前
新日本無線株式会社
給電システム
4か月前
新日本無線株式会社
位置検出装置
2か月前
新日本無線株式会社
MEMS素子
7か月前
新日本無線株式会社
MEMS素子
1か月前
新日本無線株式会社
リミッタ回路
3か月前
新日本無線株式会社
半導体集積回路
4か月前
新日本無線株式会社
安定化電源回路
2か月前
新日本無線株式会社
定電圧電源回路
2か月前
新日本無線株式会社
マイクロフォン
28日前
新日本無線株式会社
スイッチング電源
4か月前
新日本無線株式会社
高周波スイッチ回路
4か月前
新日本無線株式会社
高周波スイッチ回路
4か月前
新日本無線株式会社
圧電素子の製造方法
1か月前
新日本無線株式会社
圧電素子の製造方法
1か月前
新日本無線株式会社
スイッチング電源装置
4か月前
新日本無線株式会社
スイッチング電源装置
4か月前
新日本無線株式会社
スイッチング電源装置
4か月前
新日本無線株式会社
電子ボリウム
7日前
新日本無線株式会社
半導体装置の製造方法
5か月前
新日本無線株式会社
バイアス電流発生回路
28日前
新日本無線株式会社
デルタシグマADC回路
3か月前
新日本無線株式会社
レギュレータ装置
7日前
新日本無線株式会社
レベルシフト回路
7日前
新日本無線株式会社
炭化珪素半導体装置の製造方法
5か月前
新日本無線株式会社
電圧レギュレータ回路
7日前
続きを見る