TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021114676
公報種別公開特許公報(A)
公開日20210805
出願番号2020005905
出願日20200117
発明の名称撮像装置
出願人キヤノン株式会社
代理人個人,個人,個人
主分類H04N 5/369 20110101AFI20210709BHJP(電気通信技術)
要約【課題】
消費電力の増加を抑制しつつ、撮像面位相差検出を可能にした撮像装置を提供すること。
【解決手段】
撮像装置は、各々が第1及び第2の光電変換部を含む行列状に配置され列出力線に接続された複数の画素と、前記第1の光電変換部の信号を前記列出力線に読出す第1の読出し動作と、前記第1及び第2の光電変換部の信号を混合した信号を前記列出力線に読出す第2の読出し動作を行う読出し手段と、前記列出力線に接続された列回路と、前記第2の読出し動作に使用する前記列回路のうち、前記第1の読出し動作の際に使用しない少なくとも一部の前記列回路を、前記第1の読出し動作の際にパワーセーブする制御手段と、を有する。
【選択図】図9

特許請求の範囲【請求項1】
各々が第1及び第2の光電変換部を含む行列状に配置され列出力線に接続された複数の画素と、
前記第1の光電変換部の信号を前記列出力線に読出す第1の読出し動作と、前記第1及び第2の光電変換部の信号を混合した信号を前記列出力線に読出す第2の読出し動作を行う読出し手段と、
前記列出力線に接続された列回路と、
前記第2の読出し動作に使用する前記列回路のうち、前記第1の読出し動作の際に使用しない少なくとも一部の前記列回路を、前記第1の読出し動作の際にパワーセーブする制御手段と、を有することを特徴とする撮像装置。
続きを表示(約 1,400 文字)【請求項2】
前記制御手段は、前記第2の読出し動作の際に使用しない前記列回路も、前記第1の読出し動作の際にパワーセーブすることを特徴とすることを特徴とする請求項1に記載の撮像装置。
【請求項3】
前記第1の読出し動作の際に読出される行の数は、前記第2の読出し動作の際に読出される行の数より少ないことを特徴とする請求項1または2に記載の撮像装置。
【請求項4】
前記第1の読出し動作の際に複数行の信号を加算して前記列出力線に読出すモードを有することを特徴とする請求項1〜3のいずれか1項に記載の撮像装置。
【請求項5】
前記第1の読出し動作の際に前記列出力線に読出された複数行の信号を加算する加算手段を有することを特徴とする請求項1〜4のいずれか1項に記載の撮像装置。
【請求項6】
前記読出し手段は、前記複数の画素からノイズ信号を読出すノイズ読出し動作を有し、前記制御手段は、前記第1の読出し動作の際にパワーセーブする前記列回路を前記ノイズ読出し動作終了時からパワーセーブすることを特徴とする請求項1〜5のいずれか1項に記載の撮像装置。
【請求項7】
前記読出し手段は、前記複数の画素からノイズ信号を読出すノイズ読出し動作を有し、前記制御手段は、前記ノイズ読出し動作終了時から前記第2の読出し動作開始まで前記列回路に対するパワーセーブ状態と非パワーセーブ状態を変更しないことを特徴とする請求項1〜5のいずれか1項に記載の撮像装置。
【請求項8】
前記列回路は、アンプを含むことを特徴とする請求項1に記載の撮像装置。
【請求項9】
前記列回路は、AD変換器を含むことを特徴とする請求項1に記載の撮像装置。
【請求項10】
前記列回路は、列出力線に接続された電流源を含むことを特徴とする請求項1に記載の撮像装置。
【請求項11】
前記パワーセーブする列回路から出力されるデータをそれぞれ格納するための対応するメモリを有し、前記制御手段は、前記列回路のパワーセーブに伴って前記対応するメモリもパワーセーブすることを特徴とする請求項1に記載の撮像装置。
【請求項12】
前記第2の読出し動作によって読出された信号を処理して画像表示する表示部を有することを特徴とする請求項1に記載の撮像装置。
【請求項13】
前記第2の読出し動作によって読出された信号を処理して画像記録する記録部を有することを特徴とする請求項1に記載の撮像装置。
【請求項14】
前記第2の読出し動作によって読出された信号と前記第1の読出し動作によって読出された信号を処理して位相差を検出する位相差焦点検出手段を有することを特徴とする請求項1に記載の撮像装置。
【請求項15】
前記第1の読出し動作をする場合としない場合とを区別するための情報を画像信号のヘッダーに付加する付加手段を有することを特徴とする請求項1に記載の撮像装置。
【請求項16】
請求項1〜15のいずれか1項に記載の前記撮像装置の各手段としてコンピュータを機能させるためのコンピュータプログラム。
【請求項17】
請求項16に記載のコンピュータプログラムを記憶したコンピュータで読み取り可能な記憶媒体。

発明の詳細な説明【技術分野】
【0001】
本発明は、撮像装置に関し、特に焦点検出用画素を有する撮像装置に関するものである。
続きを表示(約 7,300 文字)【背景技術】
【0002】
近年、複数の光電変換部による画素内瞳分割機能を有する画素を備えた撮像素子を用いた、撮像面位相差検出方式の焦点検出を行う焦点検出方法が提案されている。このような焦点検出方法に利用可能な信号を出力する撮像素子の一例として、2次元に配列したマイクロレンズアレイのマイクロレンズ毎に、1対の光電変換部を設けた画素を有するものがある。
【0003】
例えば、特許文献1では、上述したような撮像素子を用いた次のような制御が開示されている。まず、マイクロレンズにより瞳分割された光電変換部Aと光電変換部Bを有する画素から、光電変換部Aの出力信号であるA像信号と光電変換部Aと光電変換部Bの加算信号であるA+B像信号を読出す。そして、(A+B像信号)−(A像信号)によりB像信号を計算し、得られたA像信号とB像信号を用いて位相差検出方式の焦点検出を実施するとともに、A+B像信号を用いて被写体画像を作成する。
【先行技術文献】
【特許文献】
【0004】
特開2013−106194号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上述の特許文献に開示された従来技術では、A像信号とA+B像信号を読出すことにより読出しデータ量が2倍になるため、伝送するための配線や端子の数、回路規模が大きくなり、消費電力が増加するといった問題がある。
そこで、本発明の目的は、消費電力の増加を抑制しつつ、撮像面位相差検出を可能にした撮像装置を提供することである。
【課題を解決するための手段】
【0006】
上記目的を達成するために、本発明の撮像装置は、
各々が第1及び第2の光電変換部を含む行列状に配置され列出力線に接続された複数の画素と、
前記第1の光電変換部の信号を前記列出力線に読出す第1の読出し動作と、前記第1及び第2の光電変換部の信号を混合した信号を前記列出力線に読出す第2の読出し動作を行う読出し手段と、
前記列出力線に接続された列回路と、
前記第2の読出し動作に使用する前記列回路のうち、前記第1の読出し動作の際に使用しない少なくとも一部の前記列回路を、前記第1の読出し動作の際にパワーセーブする制御手段と、を有することを特徴とする。
【発明の効果】
【0007】
本発明によれば、消費電力の増加を抑制しつつ、撮像面位相差検出を可能にした撮像装置を提供することができる。
【図面の簡単な説明】
【0008】
本発明の実施例に係わる撮像装置の構成を示すブロック図である。
実施例1の撮像素子の左上部分の構成を示す図である。
実施例1の撮像素子の右上部分の構成示す図である。
実施例1の撮像素子の左下部分の構成を示す図である。
実施例1の撮像素子の右下部分の構成を示す図である。
実施例1の撮像素子の画素の構成を示す図である。
実施例1の撮像素子内のメモリの構成図の左側部分を示す図である。
実施例1の撮像素子内のメモリの構成図の右側部分を示す図である。
実施例1の動画モード1における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
実施例1の動画モード1における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
実施例1の動画モード1におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
実施例1の動画モード1におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
実施例1の動画モード2における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
実施例1の動画モード2における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
実施例1の動画モード2におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
実施例1の動画モード2におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
実施例1の動画モード3における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
実施例1の動画モード3における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
実施例1の動画モード3におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
実施例1の動画モード3におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
実施例1の静止画モードにおける撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
実施例1の静止画モードにおける撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
実施例1の静止画モードにおけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
実施例1の静止画モードにおけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
実施例1における撮像装置1000の撮影動作を説明するためのフローチャートである。
実施例2の動画モード2における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
実施例2の動画モード2における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
実施例3の動画モード4における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
実施例3の動画モード4における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
実施例3の動画モード4におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
実施例3の動画モード4におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
実施例3における撮像装置100の撮影動作を説明するためのフローチャートである。
実施例3における撮像装置100の撮影動作の他の部分を説明するためのフローチャートである。
実施例4の撮像素子内のメモリの構成図の左側部分を示す図である。
実施例4の撮像素子内のメモリの構成図の右側部分を示す図である。
実施例4の動画モード6における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
実施例4の動画モード6における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
実施例4の動画モード6におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
実施例4の動画モード6におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
【発明を実施するための形態】
【0009】
以下、添付図面を参照して、本発明の好適な実施の形態について実施例を用いて説明する。なお、各図において、同一の部材ないし要素については同一の参照番号を付し、重複する説明は省略ないし簡略化する。
また、実施例においては、撮像装置としてデジタルカメラに適用した例について説明する。しかし、撮像装置はカメラ付きのスマートフォン、カメラ付きのタブレットコンピュータ、車載カメラ、ネットワークカメラなど撮像機能を有する電子機器等を含む。
【実施例】
【0010】
図1は、本発明の実施例1に係わる撮像装置の構成を示すブロック図である。実施例1の撮像装置1000は、例えばデジタルカメラであり、静止画像撮影機能及び動画像撮影機能を有している。撮像装置1000は、撮像装置1000全体を統括的に制御するコンピュータとしてのCPU(Central Processing Unit)102、及び撮影レンズ109を通過した光学像が結像される撮像素子100を有する。
【0011】
撮像素子100は、光学像を電気信号(アナログ画素信号)に変換後、所定の量子化ビット数に応じてデジタル画像データに変換して出力する。
DSP(Digital Signal Processor)101は、撮像素子100からデータを受信し、静止画像及び動画像の各種補正処理や、画像の圧縮処理等を行う。
【0012】
RAM(Random Access Memory)105は、撮像素子100から出力される画像データ及びDSP101で処理された画像データを一時記憶するための画像メモリである。RAM105は、CPU102のワークメモリとしても用いられる。本実施例では、画像メモリ及びワークメモリとしてRAM105を用いるが、アクセス速度に問題ないものであれば、他のメモリを用いてもよい。
【0013】
ROM(Read Only Memory)106には、CPU102を動作させるためのコンピュータプログラムが格納される。本実施例では、ROM106としてフラッシュROMが用いられるが、アクセス速度に問題がないものであれば、他のメモリを用いてもよい。
【0014】
操作部103は、撮像装置1000を起動するメインスイッチや、ユーザーが撮像装置1000に静止画や動画の撮影命令を行う撮影スイッチ等を含み、撮像条件等を設定する際にも用いられる。表示部104は、CPU102の制御下で、画像データに応じた静止画像又は動画像の表示を行うとともに、メニュー等の表示を行う。
【0015】
記録部107は、例えば不揮発性メモリ又はハードディスクであり、画像データ等が記録される。本実施例において記録部108は、装置に内蔵される形で記載されているが、コネクタ等を介した着脱可能なメモリーカードなどの外部記録媒体でもよい。108はCPU102等が接続されたバスである。
【0016】
図2〜図5は、実施例1の撮像素子100の全体構成図を4つに分割して示す図であり、図2は撮像素子の全体構成の内の左上部分の構成、図3は右上部分の構成、図4は左下部分の構成、図5は右下部分の構成を示す図である。
【0017】
図2〜図5に示すように、光電変換素子を有する画素200が一番左上の画素R0_0〜一番右下の画素Bm−1_n−1(m、nは任意の整数)のように行列状に複数配置されている。画素200のそれぞれの表示R(G、B)p_qにおいて、Rは赤色、Gは緑色、Bは青色のカラーフィルタが各画素に配置されていることを意味する。図2〜図5に示すようにカラーフィルタの配置はベイヤー配列となっている。
【0018】
また、各画素200の表示R(G,B)p_qにおいて、p_qは、第p行第q列の画素であることを示している。
ここで、画素200の画素の構成について図6を用いて説明する。図6は、撮像素子100内の画素200の構成例を示す回路図である。画素200は、フォトダイオード201a、201b、転送スイッチ202a、202b、フローティングディフュージョン領域203、増幅部204、リセットスイッチ205及び選択スイッチ206a、206bを有する。
【0019】
なお、各スイッチは、MOSトランジスタ等により構成される。以下の説明では、各スイッチは、一例としてN型のMOSトランジスタであるものとするが、各スイッチはP型のMOSトランジスタであってもよく、その他のスイッチング素子であってもよい。
このように、本実施例における撮像素子100は、1つの単位画素200内に、2つのフォトダイオード201a(第1の光電変換部)、201b(第2の光電変換部)を有する。
【0020】
ただし、各単位画素200に設けられるフォトダイオードの個数は、図6に示されるような2つに限定されず、3つ以上(例えば、4つ)でもよい。本実施例において、フォトダイオード201a、201bは、後述するように、焦点検出画素として機能するとともに、撮像画素としても機能する。
フォトダイオード201a及び201bは、同一のマイクロレンズを通過した左右の異なる射出瞳からの光を受光し、光電変換によりその受光量に応じた信号電荷を生成する光電変換部である。
【0021】
フォトダイオード201aにより得られる信号を例えばA像信号、フォトダイオード201bにより得られる信号を例えばB像信号と呼ぶ。
転送スイッチ202aは、フォトダイオード201aとフローティングディフュージョン領域203との間に接続され、転送スイッチ202bはフォトダイオード201bとフローティングディフュージョン領域203との間に接続される。
【0022】
転送スイッチ202a及び202bは、それぞれ、フォトダイオード201a及び201bで発生した電荷を共通のフローティングディフュージョン領域203に転送する素子である。転送スイッチ202a及び202bは、それぞれ、制御信号txa及びtxbによって制御される。
【0023】
フローティングディフュージョン領域203は、フォトダイオード201a及び201bから転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部である。増幅部204は、ソースフォロワ型MOSトランジスタである。増幅部204のゲートは、フローティングディフュージョン領域203に接続され、増幅部204のドレインは電源電位VDDを供給する共通の電源208に接続される。
【0024】
増幅部204は、フローティングディフュージョン領域203に保持された電荷に基づく電圧信号を増幅して、画像信号として出力する。
リセットスイッチ205は、フローティングディフュージョン領域203と共通の電源208との間に接続される。
【0025】
リセットスイッチ205は、制御信号resによって制御され、フローティングディフュージョン領域203の電位を電源電位VDDにリセットする。選択スイッチ206a、206bは、増幅部204のソースと列信号線300a〜300lの間に接続される。選択スイッチ206a、206bは、それぞれ制御信号sel0、sel1によって制御され、増幅部204で増幅された画像信号を出力端子vout207a、207bに出力する。
【0026】
図2〜図5に戻り、垂直走査回路303は、制御信号res、txa、txb、sel0、sel1等を各画素200に供給する。これらの制御信号は、それぞれ各画素200の端子res、txa、txb、sel0、sel1に供給される。各画素の出力端子vout207a、207bは、列出力線300a〜300lに接続される。画素R0_0が配置される縦の列(0列目)を例に説明すると、図2〜図5に示すように0行目の画素R0_0からm−1行目の画素Gm−1_0までの画素と列出力線300a〜300lが12行毎の周期で接続される。
【0027】
本実施例では、12行毎の周期で、各行の出力端子207aは異なる列出力線300a〜300lにそれぞれ接続されている。また、出力端子207bは一つおきの同色の3行ずつが同じ列出力線300a〜300lに接続されている。この構成により、1水平期間毎に12行分のsel0をONにすることで12行分の画素信号を異なる列出力線に同時に出力することができる。
【0028】
また、12行分のsel1をONにすることで3行分ずつの画素信号を同じ列出力線に出力することによって信号を混合(加算)することができる。この接続パターンは、各列同様となっている。ただし、画素と列出力線の接続パターンはこの限りではない。
【0029】
列出力線300a〜300lは、それぞれ列回路としてのAD変換器(ADC)301a〜301lの入力へ接続される。AD変換器301a〜301lは、画素200から出力される光信号(S信号)とノイズ信号(N信号)をそれぞれアナログ−デジタル変換する。列出力線300a〜300lには、それぞれ電流源302a〜302lが接続されている。
【0030】
電流源302a〜302lと列出力線300a〜300lに選択スイッチ206a、206bを介して接続された画素200の増幅MOSトランジスタからなる増幅部204によってソースフォロア回路が構成される。
ADC301a〜301lは、ランプ信号発生器306a、306bやカウンタ305a、305bから出力される信号とTG(タイミングジェネレータ)307a、307bから出力される制御信号に基づき、列出力線300a〜300lに出力された画素信号をAD変換する。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

キヤノン株式会社
基板
キヤノン株式会社
素子
キヤノン株式会社
筐体
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
包装箱
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
トナー
キヤノン株式会社
光学機器
キヤノン株式会社
撮像装置
キヤノン株式会社
電子装置
キヤノン株式会社
撮像装置
キヤノン株式会社
撮像装置
キヤノン株式会社
電子機器
キヤノン株式会社
電子機器
キヤノン株式会社
電子機器
キヤノン株式会社
電子機器
続きを見る