TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021097497
公報種別公開特許公報(A)
公開日20210624
出願番号2019227460
出願日20191217
発明の名称入力保護回路
出願人新日本無線株式会社
代理人特許業務法人栄光特許事務所
主分類H02H 3/087 20060101AFI20210528BHJP(電力の発電,変換,配電)
要約【課題】入力端子において高入力抵抗の特性を有するとともに、入力端子への逆極性電圧の印加時に逆流電流が発生することを防止できる入力保護回路を提供する。
【解決手段】所定の回路の入力を保護する入力保護回路であって、入力信号を入力する入力端子と、所定の回路に接続される接続端子と、入力端子にドレインが接続され、接続端子にソースが接続される第1のトランジスタと、第1のトランジスタのゲート及びソースに接続され、第1の電源から電流が供給され、所定の電圧を出力するバイアス回路と、バイアス回路の低電圧側に接続される基準端子と、を備える。バイアス回路は、入力端子及び基準端子に外部装置が通常接続された場合、第1のトランジスタのゲートとソースとの間の電圧を第1のトランジスタの閾値電圧以上の電圧に維持する。バイアス回路は、入力端子及び基準端子に外部装置が逆接続された場合、第1のトランジスタのゲートとソースとの間の電圧を第1のトランジスタの閾値電圧未満の電圧に維持する。
【選択図】図2
特許請求の範囲【請求項1】
所定の回路の入力を保護する入力保護回路であって、
入力信号を入力する入力端子と、
前記所定の回路に接続される接続端子と、
前記入力端子にドレインが接続され、前記接続端子にソースが接続される第1のトランジスタと、
前記第1のトランジスタのゲート及びソースに接続され、第1の電源から電流が供給され、所定の電圧を出力するバイアス回路と、
前記バイアス回路の低電圧側に接続される基準端子と、
を備え、
前記バイアス回路は、
前記入力端子及び前記基準端子に外部装置が通常接続された場合、前記第1のトランジスタのゲートとソースとの間の電圧を前記第1のトランジスタの閾値電圧以上の電圧に維持し、
前記入力端子及び前記基準端子に前記外部装置が逆接続された場合、前記第1のトランジスタのゲートとソースとの間の電圧を前記第1のトランジスタの閾値電圧未満の電圧に維持する、
入力保護回路。
続きを表示(約 1,300 文字)【請求項2】
前記バイアス回路は、
前記入力端子及び前記基準端子に前記外部装置が通常接続された場合に、前記第1のトランジスタのゲートとソースとの間の電圧を前記第1のトランジスタの閾値電圧以上の電圧に維持し、
前記入力端子へ印加される電圧がある一定の電圧以上の場合に前記第1のトランジスタのゲートとソースとの間の電圧をクランプし、
一方で、前記入力端子及び前記基準端子に前記外部装置が逆接続された場合、前記第1のトランジスタのゲートとソースとの間の電圧を前記第1のトランジスタの閾値電圧未満の電圧に維持する、
請求項1に記載の入力保護回路。
【請求項3】
前記バイアス回路は、第1の回路及び第2の回路を備え、
前記第1の回路は、前記第1のトランジスタのソースと前記第2の回路の高電圧側とに接続され、前記第1の電源から電流が供給され、
前記第2の回路の低電圧側は、前記第1のトランジスタのゲートに接続される、
請求項1又は2に記載の入力保護回路。
【請求項4】
前記第1の回路は、ソースフォロアを構成する第2のトランジスタを含み、
前記第2のトランジスタは、前記第1の電源が接続される第1の電源端子にドレインが接続され、前記第2の回路の高電圧側にソースが接続され、前記第1のトランジスタのソースにゲートが接続され、前記第1の電源からの電流を前記第2の回路へ出力する、
請求項3に記載の入力保護回路。
【請求項5】
前記第1の回路は、ボルテージフォロアを構成する第1の演算増幅器を含み、
前記第1の演算増幅器は、非反転入力端子が前記第1のトランジスタのソースに接続され、反転入力端子及び出力端子が前記第2の回路の高電圧側に接続され、前記第1の電源から電流が供給され、前記第2の回路へ前記所定の電圧を出力する、
請求項3に記載の入力保護回路。
【請求項6】
前記第1の回路は、第2の演算増幅器と、第3のトランジスタと、を含み、
前記第2の演算増幅器は、反転入力端子が前記第1のトランジスタのソースに接続され、非反転入力端子が前記第2の回路の高電圧側に接続され、
前記第3のトランジスタは、前記第2の演算増幅器の出力端子にゲートが接続され、前記第1の電源が接続される第1の電源端子にソースが接続され、前記第2の回路の高電圧側及び前記第2の演算増幅器の非反転入力端子にドレインが接続され、前記第1の電源から電流が供給され、前記第2の回路へ前記所定の電圧を出力する、
請求項3に記載の入力保護回路。
【請求項7】
前記第2の回路は、前記第1の回路から前記第1のトランジスタのゲートに向かう方向を順方向とする1つ以上のダイオードを含む、
請求項3〜6のいずれか1項に記載の入力保護回路。
【請求項8】
第4のトランジスタ、を更に含み、
前記第4のトランジスタは、前記第1のトランジスタのソースにドレインが接続され、第2の電源に接続される第2の電源端子にゲートが接続され、前記接続端子にソースが接続される、
請求項1〜7のいずれか1項に記載の入力保護回路。

発明の詳細な説明【技術分野】
【0001】
本開示は、所定の回路の入力を保護する入力保護回路に関する。
続きを表示(約 6,800 文字)【背景技術】
【0002】
従来、所定の回路の入力を保護する入力保護回路が知られている。例えば、半導体集積回路の内部回路を入力端子からの過大な電圧(過電圧)から保護する入力保護回路が知られている(特許文献1の図5参照)。この入力保護回路では、外部信号を受信する外部入力端子には電圧制御型トランジスタの一方の主電極が接続され、後続の内部回路の入力用電極には電圧制御型トランジスタの他方の主電極が接続される。また、トランジスタの制御電極が所定の固定電位に保持されている。この結果、外部入力端子に第一の極性の所定値未満の電圧が印加された場合、電圧制御型トランジスタの2つの主電極間が導通状態となり、外部入力端子に第一の極性の所定値以上の電圧が印加された場合、電圧制御型トランジスタの2つの主電極間が遮断状態となる。
【0003】
また、例えば、直流電圧電源を入力とする回路において、誤って入力側の極性を逆に接続(以下、逆接続ともいう)した場合でも、負荷回路側へ逆極性電圧が印加されないように保護する逆極性入力保護回路が知られている(特許文献2参照)。特許文献2の図1では、直流電圧電源と負荷回路との間に、直流電圧電源側の正極の入力端子にドレインが接続され、負荷回路側の正極の出力端子にソースが接続されるように、PMOSが設けられている。このPMOSのゲートは、直流電圧電源の負極及び負荷回路の負極に接続される。この逆極性入力保護回路では、逆接続した場合に、PMOSのゲート−ソース間電圧が閾値電圧未満となるため、PMOSがオフ状態となる。
【先行技術文献】
【特許文献】
【0004】
特開平10−108359号公報
特開2000−341848号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献2に記載の入力保護回路は、入力端子に逆極性の電圧が印加された場合の保護を行うことができる。しかし、入力端子における高入力抵抗の確保が不十分である。
【0006】
本開示は、入力端子において高耐圧且つ高入力抵抗の特性を有するとともに、入力端子への逆極性電圧の印加時に逆流電流が発生することを防止できる入力保護回路を提供する。
【課題を解決するための手段】
【0007】
本開示の一態様は、所定の回路の入力を保護する入力保護回路であって、入力信号を入力する入力端子と、前記所定の回路に接続される接続端子と、前記入力端子にドレインが接続され、前記接続端子にソースが接続される第1のトランジスタと、前記第1のトランジスタのゲート及びソースに接続され、第1の電源から電流が供給され、所定の電圧を出力するバイアス回路と、前記バイアス回路の低電圧側に接続される基準端子と、を備え、前記バイアス回路は、前記入力端子及び前記基準端子に外部装置が通常接続された場合、前記第1のトランジスタのゲートとソースとの間の電圧を前記第1のトランジスタの閾値電圧以上の電圧に維持し、前記入力端子及び前記基準端子に前記外部装置が逆接続された場合、前記第1のトランジスタのゲートとソースとの間の電圧を前記第1のトランジスタの閾値電圧未満の電圧に維持する、入力保護回路である。
【発明の効果】
【0008】
本開示によれば、入力端子において高耐圧且つ高入力抵抗の特性を有するとともに、入力端子への逆極性電圧の印加時に逆流電流が発生することを防止できる。
【図面の簡単な説明】
【0009】
本開示の実施形態における入力保護回路を含むシステムの構成例を示す図
入力保護回路の第1構成例を示す回路図
入力保護回路に外部装置が通常接続されたことを示す図
入力保護回路に外部装置が逆接続されたことを示す図
入力保護回路の第2構成例を示す回路図
入力保護回路の第3構成例を示す回路図
入力保護回路の第4構成例を示す回路図
比較例における過電圧に対する過電圧保護機能を有する入力保護回路の構成を示す回路図
比較例における逆接続に対する入力保護機能を有する入力保護回路の構成を示す回路図
【発明を実施するための形態】
【0010】
以下、適宜図面を参照しながら、本開示に係る入力保護回路を具体的に開示した実施形態(以下、「本実施形態」という)を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
【0011】
(本開示の一形態を得るに至った経緯)
図8は、比較例における過電圧の印加時に内部回路を保護する入力保護回路を示す回路図である。入力保護回路100Xは、特許文献1の図5と同等の回路図である。入力保護回路100Xは、入力端子110X、接続端子120X、IC内部電源端子170X、及びNMOSトランジスタ(単にNMOSとも称する)180X、増幅器210Xを有する。
【0012】
図8では、入力端子110Xと増幅器210Xに接続される接続端子120Xとに接続され、入力端子110X側がドレインとなり、増幅器210X側がソースとなるように、NMOS180Xが設けられている。NMOS180Xのゲートには、IC内部電源端子170Xを介して増幅器210Xの電源が印加される。通常の(過大でない)入力電圧が入力端子110Xに印加されると、NMOS180Xのゲートとソースの間の電圧(ゲート−ソース間電圧)がNMOS180Xの閾値電圧以上となる範囲においては、NMOS180Xはオンとなり、入力端子110Xの電圧がそのまま増幅器210に入力される。一方、入力端子110Xの電圧が過大であり、NMOS180Xのソース電圧上昇によりゲート−ソース間電圧がNMOS180Xの閾値電圧未満であると、NMOS180Xのソース電圧はNMOS180Xのゲート電圧−閾値電圧にクランプされる。これにより、入力保護回路100Xは過電圧に対する入力保護機能を実現する。
【0013】
図9は、比較例における逆極性電圧の印加時に内部回路を保護する入力保護回路100Xを示す回路図である。入力保護回路100Xは、特許文献2の図1にPMOSトランジスタのゲートを駆動する為のバイアス回路を追加した回路図である。入力保護回路100Xは、入力端子110X、接続端子120X、PMOSトランジスタ(単にPMOSとも称する)140X、ダイオードD1X,D2X、定電流源IX、及び増幅器210Xを有する。
【0014】
図9では、入力端子110Xと増幅器210Xに接続される接続端子120Xとに接続され、入力端子110X側がドレインとなり、増幅器210X側がソースとなるように、PMOS140Xが設けられている。入力端子110Xへの通常接続時(非逆接続時)には、PMOS140Xのゲート−ソース間電圧がPMOS140Xの閾値電圧以上となることで、PMOS140Xがオンとなる。入力端子110Xへの逆接続時には、PMOS140Xのゲート−ソース間電圧が閾値電圧未満となることで、PMOS140Xがオフとなる。これにより、入力保護回路100Xは逆接続に対する入力保護機能を実現する。よって、入力保護回路100Xに接続される増幅器210Xから入力端子110X側への逆流電流の発生を防止できる。
【0015】
図9では、PMOS140Xのゲート−ソース間電圧のバイアスを生成するために、PMOS140のゲートとソースとの間に、ダイオードD1X,D2Xが接続されている。ここでは、ダイオードD1X,D2Xには入力端子110Xから微小電流が流入することとなり、半導体集積回路に必要な高入力抵抗を満たすことが困難である。また、この微小電流によりPMOS140Xのドレインとソースとの間に電位差が生じるため、入力端子110Xに印加された電圧に対して接続端子120Xに伝達される電圧に誤差が発生する。この誤差は、高精度に電圧を検出する用途や電圧増幅の用途に用いられる半導体集積回路には重大な誤差となり得る。また、車載バッテリの電圧を入力する半導体集積回路において、この微小電流は暗電流となって車載バッテリを劣化させる原因となる。そこで、入力保護回路100Xには、逆接続時の保護及び逆流電流防止の特性に加えて高入力抵抗の特性も持たせる必要がある。
【0016】
以下では、入力端子において高入力抵抗の特性を有するとともに、入力端子への逆極性電圧の印加時に逆流電流が発生することを防止できる入力保護回路について説明する。
【0017】
図1は、本開示の実施形態における入力保護回路100を含むシステムの構成例を示す図である。入力保護回路100の入力端子110と接続端子120とを含む。入力端子110には、例えば、車載バッテリ、その他の信号入力装置が接続される。接続端子120には、所定の回路が接続される。所定の回路は、例えば、IC(Integrated Circuit)の内部回路200である。内部回路200は、例えば、増幅器210、コンパレータ、負荷回路、その他の回路を含む。図1では、接続端子120は、増幅器210の非反転入力端子に接続されている。内部回路200の電源は、例えばICの内部電源から供給される。内部回路200は、例えば半導体集積回路の少なくとも一部である。
【0018】
入力端子110には、所定の入力信号が入力される。入力信号は、例えば、電源信号や内部回路200に供給される信号である。接続端子120からは所定の出力信号が出力される。出力信号は、例えば、入力保護回路100で処理された電源信号や内部回路200に供給される信号である。
【0019】
図2は、入力保護回路100の第1構成例としての入力保護回路100Aを示す回路図である。図2では、図1に示した入力保護回路100の構成と同様の構成については、同一の符号を付し、その説明を省略又は簡略化する。
【0020】
入力保護回路100Aは、入力端子110、接地端子115、接続端子120、第1電源端子130、PMOS140、バイアス回路190、及び抵抗R1を備える。バイアス回路190は、第1の回路150及び第2の回路160を含む。第1の回路150は、NMOS151を含む。第2の回路160は、ダイオードD1,D2を含む。
【0021】
入力保護回路100Aでは、入力端子110と接続端子120との間に、PMOS140が設けられている。PMOS140は、入力端子110からの入力信号を入力する。
【0022】
PMOS140は、入力端子110と接地端子115とに対して外部装置300が逆接続ではなく通常接続された場合には、PMOS140のゲート−ソース間電圧がPMOS140の閾値電圧Vth1以上となるように構成される。よって、外部装置300が入力端子110に通常接続された場合、PMOS140はオンとなる。この場合、入力端子110からの入力信号は、接続端子120を介して内部回路200へ伝達される。
【0023】
一方、PMOS140は、入力端子110と接地端子115とに対して外部装置300が逆接続された場合、つまり入力端子110に逆極性の電圧が印加された場合、PMOS140のソース電圧は入力端子110への印加電圧と共に低下し、PMOS140のゲート−ソース間電圧が閾値電圧Vth1未満となるように構成される。よって、PMOS140がオフとなる。この場合、入力端子110からの入力信号は、接続端子120側へ出力されず、内部回路200へ伝達されない。
【0024】
したがって、PMOS140により、内部回路200へ逆極性の電圧が印加されないように保護でき、内部回路200から入力端子110への逆流電流の発生も防止できる。
【0025】
PMOS140のゲート−ソース間電圧は、PMOS140のゲートとソースとの間に接続される様々な回路の電圧により定まる。図2では、PMOS140のゲートとソースとの間にバイアス回路190の第1の回路150と第2の回路160とが接続されており、PMOS140のゲート−ソース間電圧は、第1の回路150と第2の回路160との双方の電圧により定まる。入力保護回路100Aは、通常接続時に、第1の回路150及び第2の回路160の電圧の和、つまりバイアス回路190の電圧をPMOS140の閾値電圧Vth1以上の電圧に維持する。入力保護回路100Aは、逆接続時に、PMOS140のソース、即ちNMOS151のゲートの電圧低下により、バイアス回路190の電圧をPMOS140の閾値電圧Vth1以上に維持できなくなる。
【0026】
第1の回路150は、NMOS151を含む。第1の回路150の電圧は、任意に調整可能であり、例えばNMOS151の閾値電圧Vth2が調整可能である。第2の回路160は、1つ以上のダイオードD1,D2を含む。そのため、第2の回路160の電圧は、ダイオードD1,D2の順方向電圧の和である。第2の回路160の電圧は、任意に調整可能であり、例えばダイオードの数を調整することで調整可能である。したがって、入力保護回路100Aは、PMOS140のゲート−ソース間電圧を任意に調整可能である。
【0027】
また、第1の回路150は、入力端子110からの電流を第2の回路160へ流さない。具体的には、第1の回路150のNMOS151は、入力端子110からの入力信号をゲートに入力する。ゲート−ソース間は基本的に絶縁されており、NMOS151のゲートを介して入力端子110からの電流は、第2の回路160へ流れない。一方、第1の回路150は、第1電源端子130を介して第1電源から電圧及び電流の供給を受け、第2の回路160へ電圧及び電流を出力する。したがって、入力端子110からの電流が第2の回路160へ供給されない為、入力保護回路100Aは、入力端子110の入力抵抗が低下することを抑制でき、入力端子110の高入力抵抗の特性を満たすことができる。したがって、バイアス回路190は、入力端子110からの電流を抵抗R1に出力せず、第1電源端子130からの電圧及び電流に基づいて電圧及び電流を抵抗R1に出力し得る。
【0028】
次に、入力保護回路100Aの通常接続時の動作と逆接続時の動作との詳細について説明する。
【0029】
通常接続とは、入力保護回路100Aの極性と外部装置300の極性とを合わせて入力保護回路100Aに外部装置300が接続されることである。逆接続とは、入力保護回路100Aの極性と外部装置300の極性とを逆にして入力保護回路100Aに外部装置300が接続されることである。したがって、通常接続では、入力保護回路100Aの入力端子110と外部装置300の出力端子とが接続され、入力保護回路100Aの接地端子115と外部装置300の接地端子とが接続される。逆接続では、入力保護回路100Aの入力端子110と外部装置300の接地端子とが接続され、入力保護回路100Aの接地端子115と外部装置300の出力端子とが接続される。
【0030】
図3は、入力保護回路100Aに外部装置300が通常接続されたことを示す図である。図4は、入力保護回路100Aに外部装置300が逆接続されたことを示す図である。図3及び図4では、外部装置300として、5Vの入力信号を供給する電源装置を例示する。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

新日本無線株式会社
聴診器
新日本無線株式会社
聴診器
新日本無線株式会社
増幅装置
新日本無線株式会社
増幅装置
新日本無線株式会社
定電流回路
新日本無線株式会社
演算増幅器
新日本無線株式会社
給電システム
新日本無線株式会社
MEMS素子
新日本無線株式会社
入力保護回路
新日本無線株式会社
リミッタ回路
新日本無線株式会社
半導体集積回路
新日本無線株式会社
スイッチング電源
新日本無線株式会社
高周波スイッチ回路
新日本無線株式会社
高周波スイッチ回路
新日本無線株式会社
半導体装置の設計方法
新日本無線株式会社
スイッチング電源装置
新日本無線株式会社
スイッチング電源装置
新日本無線株式会社
スイッチング電源装置
新日本無線株式会社
デルタシグマADC回路
新日本無線株式会社
ゲート駆動回路用電源回路
新日本無線株式会社
炭化珪素半導体装置の製造方法
新日本無線株式会社
電源制御回路及び低電力デバイス
新日本無線株式会社
物標検知装置、システム、プログラム及び方法
新日本無線株式会社
距離計算装置、距離測定システム、距離計算プログラム及び距離計算方法
新日本無線株式会社
振動検知装置、振動検知システム、振動検知プログラム及び振動検知方法
個人
発電装置
個人
巻線機
個人
発電機
個人
分電盤
個人
縁カバー
個人
水のない水車II
日本電産株式会社
モータ
日本電産株式会社
モータ
個人
野外設置液面センサ
個人
太陽光発電システム
個人
AC-DCコンバータ
続きを見る