TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021096554
公報種別公開特許公報(A)
公開日20210624
出願番号2019226155
出願日20191216
発明の名称定電流回路
出願人新日本無線株式会社
代理人特許業務法人酒井国際特許事務所
主分類G05F 1/56 20060101AFI20210528BHJP(制御;調整)
要約【課題】起動時や電源電圧の低下に伴う制御トランジスタM1のドレイン電圧の一時的な低下とその後の復帰の際にも負荷に対して過大な電流が流れないようにする。
【解決手段】定電流回路は、ドレインが負荷RLを介して電源端子に接続され、ソースがセンス抵抗RSを介して接地に接続された制御トランジスタM1と、センス抵抗RSに発生する電圧と基準電圧VREFとの差分に応じて制御トランジスタM1のゲートを制御する差動アンプAMP1とを備える。差動アンプAMP1は、センス抵抗RSに発生する電圧が基準電圧VREFに一致するように制御トランジスタM1を制御することで、負荷RLに一定電流を供給する。定電流回路は、制御トランジスタM1のドレイン・ソース間の電位差が所定電圧以下に低下すると、制御トランジスタM1のドレイン電流を減少させる差動アンプAMP2をさらに備える。
【選択図】図1
特許請求の範囲【請求項1】
ドレインが負荷を介して電源端子に接続され、ソースがセンス抵抗を介して接地に接続された第1導電型の第1トランジスタと、前記センス抵抗に発生する電圧と基準電圧との差分に応じて前記第1トランジスタのゲートを制御する第1差動アンプとを備え、該第1差動アンプは前記センス抵抗に発生する電圧が前記基準電圧に一致するように前記第1トランジスタを制御することで前記負荷に一定電流を供給する定電流回路において、
前記第1トランジスタのドレイン・ソース間の電位差が所定電圧以下に低下すると前記第1トランジスタのドレイン電流を減少させる第2差動アンプをさらに備えることを特徴とする定電流回路。
続きを表示(約 1,400 文字)【請求項2】
請求項1に記載の定電流回路において、
前記第2差動アンプは、前記第1トランジスタのドレイン電圧がゲートに入力する第2導電型の第2トランジスタと、該第2トランジスタに差動接続され前記第1トランジスタのソース電圧に前記所定電圧を加えた電圧がゲートに入力する第2導電型の第3トランジスタと、前記第2トランジスタと前記第3トランジスタに動作電流を供給する第1電流源と、前記第2トランジスタのゲート電圧と前記第3トランジスタのゲート電圧の差分が前記所定電圧より小さくなると前記第1トランジスタのゲート電圧を減少させ、前記第1トランジスタのドレイン電流を減少させる第1カレントミラー回路と、を有することを特徴とする定電流回路。
【請求項3】
請求項2に記載の定電流回路において、
前記所定電圧は、ソースが前記第3トランジスタのゲートに接続されゲートとドレインが第3電流源に接続された第1導電型の第8トランジスタと、ドレインが前記第3トランジスタのゲートに接続されゲートが前記第3電流源に接続されソースに前記第1トランジスタのソース電圧に対応する電圧が印加する第1導電型の第9トランジスタと、によって設定されていることを特徴とする定電流回路。
【請求項4】
請求項3に記載の定電流回路において、
ゲートが前記第1トランジスタのドレインに接続されソースが前記第2トランジスタのゲートに接続されドレインが接地に接続された第2導電型の第6トランジスタと、ゲートが前記第1トランジスタのソースに接続されソースが前記第9トランジスタのソースに接続されドレインが接地に接続された第2導電型の第7トランジスタと、前記第6トランジスタに動作電流を与える第2電流源とを備え、前記第7、第8、第9トランジスタには前記第3電流源により動作電流が与えられることを特徴とする定電流回路。
【請求項5】
請求項2、3又は4に記載の定電流回路において、
前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1トランジスタのゲートに接続された第1導電型の第5トランジスタと、で構成されていることを特徴とする定電流回路。
【請求項6】
請求項2、3又は4に記載の定電流回路において、
前記第1差動アンプは、非反転入力端子に前記基準電圧が第2抵抗を介して接続され、
前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1差動アンプの前記非反転入力端子に接続された第1導電型の第5トランジスタとで構成されていることを特徴とする定電流回路。
【請求項7】
請求項4に記載の定電流回路において、
前記第2電流源と前記第3電流源は、前記基準電圧に比例した電流を流すことを特徴とする定電流回路。
【請求項8】
請求項1乃至7のいずれか1つに記載の定電流回路において、
前記第1差動アンプはトランスコンダクタンスアンプで構成されていることを特徴とする定電流回路。

発明の詳細な説明【技術分野】
【0001】
本発明はLED等の負荷に一定の電流を供給する定電流回路に関する。
続きを表示(約 6,800 文字)【背景技術】
【0002】
従来の定電流回路は、図8に示すように、センス抵抗RSで電流/電圧変換された電圧が基準電圧VREFと等しくなるように、差動アンプAMP3を用いてNMOSの制御トランジスタM1のゲートを制御することで、負荷RLに供給される電流を基準電圧VREFで決まる一定値に制御している(例えば特許文献1の図6)。図8において、VDD1は負荷RL用の電源電圧、VDD2は差動アンプAMP3用の電源電圧である。
【先行技術文献】
【特許文献】
【0003】
特許第5939899号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
この定電流回路の問題点として、制御トランジスタM1のドレイン電圧が0Vから立ち上がった場合や、図9に示すように、電源電圧VDD1の低下により制御トランジスタM1のドレイン電圧が一時的に下がった場合に、差動アンプAMP3は抵抗RSに流れる電流が一定値になるように制御トランジスタM1を制御するため、その差動アンプAMP3の出力電圧、つまり制御トランジスタM1のゲート電圧が上昇する。その後、制御トランジスタM1のドレイン電圧が正常値に急激に回復すると、差動アンプAMP3は制御トランジスタM1のゲート電圧を下げるように動作するが、差動アンプAMP3の内部の位相補償動作等の影響でその応答に遅れが生じる。
【0005】
結果として、制御トランジスタM1のドレイン電圧が急激に上昇すると、図9に示すように、制御トランジスタM1のドレイン電流にオーバーシュートが発生して、制御の目標とする電流よりも多くの電流が一時的に流れる。
【0006】
特に、制御トランジスタM1のドレイン電圧が基準電圧VREF以下にまで低下すると、制御トランジスタM1のゲート電圧をいくら上げても抵抗RSで発生する電圧は基準電圧VREFに達しないため、差動アンプAMP3の出力電圧は電源電圧VDD2まで上昇し、制御トランジスタM1のドレイン電圧が正常値に復帰する際には、きわめて大きなオーバーシュート電流が発生することになる。
【0007】
こうしたオーバーシュート電流は、LEDを負荷RLに使用した場合、LEDの劣化や破壊を引き起こす可能性があり、対策が必要となる。
【0008】
本発明の目的は、起動時や電源電圧の低下に伴う制御トランジスタのドレイン電圧の一時的な低下とその後の復帰の際にも負荷に対して過大な電流が流れないようにした定電流回路を提供することである。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1にかかる発明は、ドレインが負荷を介して電源端子に接続され、ソースがセンス抵抗を介して接地に接続された第1導電型の第1トランジスタと、前記センス抵抗に発生する電圧と基準電圧との差分に応じて前記第1トランジスタのゲートを制御する第1差動アンプとを備え、該第1差動アンプは前記センス抵抗に発生する電圧が前記基準電圧に一致するように前記第1トランジスタを制御することで前記負荷に一定電流を供給する定電流回路において、前記第1トランジスタのドレイン・ソース間の電位差が所定電圧以下に低下すると前記第1トランジスタのドレイン電流を減少させる第2差動アンプをさらに備えることを特徴とする。
【0010】
請求項2にかかる発明は、請求項1に記載の定電流回路において、前記第2差動アンプは、前記第1トランジスタのドレイン電圧がゲートに入力する第2導電型の第2トランジスタと、該第2トランジスタに差動接続され前記第1トランジスタのソース電圧に前記所定電圧を加えた電圧がゲートに入力する第2導電型の第3トランジスタと、前記第2トランジスタと前記第3トランジスタに動作電流を供給する第1電流源と、前記第2トランジスタのゲート電圧と前記第3トランジスタのゲート電圧の差分が前記所定電圧より小さくなると前記第1トランジスタのゲート電圧を減少させ、前記第1トランジスタのドレイン電流を減少させる第1カレントミラー回路と、を有することを特徴とする。
【0011】
請求項3にかかる発明は、請求項2に記載の定電流回路において、前記所定電圧は、ソースが前記第3トランジスタのゲートに接続されゲートとドレインが第3電流源に接続された第1導電型の第8トランジスタと、ドレインが前記第3トランジスタのゲートに接続されゲートが前記第3電流源に接続されソースに前記第1トランジスタのソース電圧に対応する電圧が印加する第1導電型の第9トランジスタと、によって設定されていることを特徴とする。
【0012】
請求項4にかかる発明は、請求項3に記載の定電流回路において、ゲートが前記第1トランジスタのドレインに接続されソースが前記第2トランジスタのゲートに接続されドレインが接地に接続された第2導電型の第6トランジスタと、ゲートが前記第1トランジスタのソースに接続されソースが前記第9トランジスタのソースに接続されドレインが接地に接続された第2導電型の第7トランジスタと、前記第6トランジスタに動作電流を与える第2電流源とを備え、前記第7、第8、第9トランジスタには前記第3電流源により動作電流が与えられることを特徴とする。
【0013】
請求項5にかかる発明は、請求項2、3又は4に記載の定電流回路において、前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1トランジスタのゲートに接続された第1導電型の第5トランジスタと、で構成されていることを特徴とする。
【0014】
請求項6にかかる発明は、請求項2、3又は4に記載の定電流回路において、前記第1差動アンプは、非反転入力端子に前記基準電圧が第2抵抗を介して接続され、前記第1カレントミラー回路は、ゲートとドレインが前記第2トランジスタのドレインに接続されソースが接地された第1導電型の第4トランジスタと、ゲートが前記第4トランジスタのゲートとドレインに接続されソースが接地され、ドレインが前記第1差動アンプの前記非反転入力端子に接続された第1導電型の第5トランジスタとで構成されていることを特徴とする。
【0015】
請求項7にかかる発明は、請求項4に記載の定電流回路において、前記第2電流源と前記第3電流源は、前記基準電圧に比例した電流を流すことを特徴とする。
【0016】
請求項8にかかる発明は、請求項1乃至7のいずれか1つに記載の定電流回路において、前記第1差動アンプはトランスコンダクタンスアンプで構成されていることを特徴とする。
【発明の効果】
【0017】
本発明によれば、制御トランジスタとしての第1トランジスタのドレイン電圧が低下すると第1トランジスタのドレイン電流を減少させる第2差動アンプを備えたので、起動時や電源電圧が低下しても、第1トランジスタのドレイン・ソース間の電位差が所定電圧以下に低下することを回避することができ、電源電圧回復時に負荷に対して過大な電流が流れないようにすることができる。
【図面の簡単な説明】
【0018】
本発明の第1実施例の定電流回路の回路図である。
図1の定電流回路の具体的な回路図である。
図2の定電流回路の更に具体的な回路図である。
本発明の第2実施例の定電流回路の回路図である。
図4の定電流回路の具体的な回路図である。
図5の定電流回路の更に具体的な回路図である。
トランスコンダクタンスアンプの一例の回路図である。
従来の定電流回路の回路図である。
図8の従来技術による定電流回路において、制御トランジスタM1のドレイン電圧が一時的に低下した場合の制御トランジスタM1のゲート電圧とドレイン電流の波形図である。
本発明による定電流回路において、制御トランジスタM1のドレイン電圧が一時的に低下した場合の制御トランジスタM1のゲート電圧とドレイン電流の波形図である。
【発明を実施するための形態】
【0019】
<第1実施例>
図1〜図3に本発明の第1実施例の定電流回路を示す。図1において、M1はLED等の負荷RLに電流を供給するNMOSの制御トランジスタ、RSは制御トランジスタM1のドレイン電流を検出して電流/電圧変換するセンス抵抗、AMP1は非反転入力端子に入力する基準電圧VREFと反転入力端子に入力するセンス抵抗RSに発生する電圧を比較して、その差分に応じて制御トランジスタM1のゲートを制御する第1差動アンプ、VDD1は負荷RL用の電源電圧、VDD2は差動アンプAMP1用の電源電圧である。C1は制御トランジスタ1のゲート電圧を安定化させるためのキャパシタである。本実施例では、第1差動アンプAMP1として、例えば図7に示すようなトランスコンダクタンスアンプを使用する。
【0020】
このトランスコンダクタンスアンプは、ソースが電流源I4に共通接続された差動対のPMOSトランジスタM21,M22と、トランジスタM21のドレイン電流をミラーするNMOSトランジスタM23,M24からなるカレントミラー回路と、トランジスタM22のドレイン電流をミラーするNMOSトランジスタM25,M26からなるカレントミラー回路と、トランジスタM26のドレイン電流をミラーするPMOSトランジスタM27,M28からなるカレントミラー回路を備える。そして、トランジスタM21のゲートに基準電圧VREFが入力し、トランジスタM22のゲートにセンス抵抗RSに発生する電圧が入力し、トランジスタM24,M28の共通接続されたドレインが、差動アンプAMP1の出力端子として制御トランジスタM1のゲートに接続される。
【0021】
この第1差動アンプAMP1では、センス抵抗RSで発生する電圧が基準電圧VREFよりも低下すると、トランジスタM22,M25,M26,M27のドレイン電流が増大して、トランジスタM28のドレイン電流がトランジスタM24のドレイン電流よりも大きくなり、制御トランジスタM1のゲート電圧を引き上げ、制御トランジスタM1のドレイン電流を大きくしてセンス抵抗RSに発生する電圧を高くする。差動アンプAMP1の出力端子(トランジスタM24,M28の共通接続されたドレイン)のソース電流及びシンク電流は、カレントミラー回路を構成する制御トランジスタM23とM24、M25とM26、M27とM28のアスペクト比が同一であれば、電流源I4の電流値で制限される。
【0022】
図1において、AMP2は本実施例で追加した第2差動アンプである。この差動アンプAMP2は、電流源I1にソースが共通接続された差動対のPMOSトランジスタM2,M3と、トランジスタM2のドレイン電流をミラーするNMOSトランジスタM4,M5からなるカレントミラー回路(第1カレントミラー回路)と、トランジスタM3のゲートと制御トランジスタM1のソースの間に挿入された電圧源VOFとを備える。トランジスタM5は、そのドレインが制御トランジスタM1のゲートに接続され、制御トランジスタM1のドレイン・ソース間の電位差が所定値よりも低下したとき流れるトランジスタM2のドレイン電流を、制御トランジスタM1のゲートからシンクする。
【0023】
さて、電源電圧VDD1に十分に高い電圧が供給されていて、制御トランジスタM1のドレイン・ソース間の電位差が十分な値になっている状態では、制御トランジスタM1は、センス抵抗RSに発生する電圧が基準電圧VREFと等しくなるように、差動アンプAMP1によって制御されている。また、この状態では、トランジスタM2のゲート電圧はトランジスタM3のゲート電圧よりも高くなっており、トランジスタM2はOFF状態になっている。
【0024】
VREFを基準電圧VREFの電圧、VOFを電圧源VOFの電圧とすると、この後、制御トランジスタM1のドレイン電圧が、「VREF+VOF」付近まで低下すると、トランジスタM2がドレイン電流を流し始め、トランジスタM4,M5からなるカレントミラー回路を経由して制御トランジスタM1のゲート電圧を引き下げるように動作する。この結果、制御トランジスタM1のドレイン電流が減少してソース電圧も低下する。
【0025】
図1の電流源I1の電流値が、図7で説明したトランスコンダクタンスアンプとしての差動アンプAMP1の電流源I4の電流値の2倍である場合、制御トランジスタM1のドレイン電圧が基準電圧VREF以下の状態では、トランジスタM2とM3のゲート電圧は等しくなるように制御される。このとき、制御トランジスタM1のドレイン・ソース間電位差(=Vdsm1)は電圧VOFと等しくなる。この状態では、制御トランジスタM1のドレイン電流Idm1は、制御トランジスタM1のドレイン電圧Vdm1と関連して、以下の式(1)のように制御される。
【0026】
このような動作により、図1の定電流回路においては、制御トランジスタM1のドレイン電圧が低下しても、そのゲート電圧は差動アンプAMP1の電源電圧VDD2まで上昇することはない。また、この状態で制御トランジスタM1のドレイン電圧が急激に上昇しても、そのゲート電圧は差動アンプAMP1のソース電流により一定のスルーレートで増加していくため、図10で表しているように、制御トランジスタM1のドレイン電流にオーバーシュートを発生しないようにできる。
【0027】
このように、制御トランジスタM1のドレイン電流にオーバーシュートが発生しないようにするためには、制御トランジスタM1が常に飽和領域で動作する必要があり、この場合に必要な制御トランジスタM1の飽和電圧Vsatm1は、制御トランジスタM1のドレイン電流をIdm1とすると、一般に以下の式(2)で表される。
ここで、βm1は制御トランジスタM1のトランスコンダクタンス係数である。
【0028】
この式(2)のように、飽和電圧Vsatm1は制御トランジスタM1のドレイン電流Idm1とトランスコンダクタンス係数βm1により決まる。βm1の値は製造ばらつきや温度により変動するため、電圧VOFも制御トランジスタM1の特性変動に合わせて変動する事が望ましい。
【0029】
図2は、こうした点を考慮した図1の定電流回路の具体例である。図2における差動アンプAMP2は、図1の差動対のトランジスタM2のゲートとM3のゲートに、レベルシフト回路として、PMOSトランジスタM6からなるソースフォロアとPMOSトランジスタM7からなるソースフォロアが追加されている。これらのトランジスタM6とM7は、それぞれ電流源I2とI3により一定の電流でバイアスされている。トランジスタM6はトランジスタM1のドレイン電圧をトランジスタM6のゲート・ソース間電圧だけ高くしてトランジスタM2のゲートに印加し、トランジスタM7はトランジスタM1のソース電圧をトランジスタM7のゲート・ソース間電圧だけ高くしてトランジスタM3のゲートに印加することで、トランジスタM1のドレイン電圧が接地電圧近くまで低下した場合でも回路全体を動作可能にしている。
【0030】
また、トランジスタM7のソースにはNMOSトランジスタM9のソースが接続されている。また、トランジスタM9のドレインはNMOSトランジスタM8のソースとトランジスタM3のゲートに接続されている。さらに、このトランジスタM9のゲートとトランジスタM8のゲートとドレインは電流源I3に接続されている。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

新日本無線株式会社
聴診器
新日本無線株式会社
聴診器
新日本無線株式会社
増幅装置
新日本無線株式会社
増幅装置
新日本無線株式会社
定電流回路
新日本無線株式会社
演算増幅器
新日本無線株式会社
給電システム
新日本無線株式会社
MEMS素子
新日本無線株式会社
入力保護回路
新日本無線株式会社
リミッタ回路
新日本無線株式会社
半導体集積回路
新日本無線株式会社
スイッチング電源
新日本無線株式会社
高周波スイッチ回路
新日本無線株式会社
高周波スイッチ回路
新日本無線株式会社
半導体装置の設計方法
新日本無線株式会社
スイッチング電源装置
新日本無線株式会社
スイッチング電源装置
新日本無線株式会社
スイッチング電源装置
新日本無線株式会社
デルタシグマADC回路
新日本無線株式会社
ゲート駆動回路用電源回路
新日本無線株式会社
炭化珪素半導体装置の製造方法
新日本無線株式会社
電源制御回路及び低電力デバイス
新日本無線株式会社
物標検知装置、システム、プログラム及び方法
新日本無線株式会社
距離計算装置、距離測定システム、距離計算プログラム及び距離計算方法
新日本無線株式会社
振動検知装置、振動検知システム、振動検知プログラム及び振動検知方法
株式会社リコー
情報処理装置
個人
パイロット型整圧器
井関農機株式会社
作業車両
川崎重工業株式会社
減圧弁
株式会社ユーシン
シフト装置
株式会社ユーシン
シフト装置
エイブリック株式会社
基準電圧回路
個人
監視装置および監視プログラム
株式会社FUJI
受注処理装置
アズビル株式会社
減圧弁
三菱電機株式会社
数値制御装置
続きを見る