TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021086952
公報種別公開特許公報(A)
公開日20210603
出願番号2019215621
出願日20191128
発明の名称半導体装置の製造方法及び半導体装置
出願人エイブリック株式会社
代理人
主分類H01L 21/822 20060101AFI20210507BHJP(基本的電気素子)
要約【課題】レイアウト面積の縮小が容易な抵抗素子であって、抵抗値の精度が高い抵抗素子を有する半導体装置の製造方法の提供。
【解決手段】層間絶縁膜14内に抵抗素子23を形成する半導体装置100の製造方法であって、層間絶縁膜14よりもエッチング処理で除去しにくいエッチングストッパ膜21を形成するエッチングストッパ膜形成工程と、エッチングストッパ膜21を覆うように層間絶縁膜14を形成する層間絶縁膜形成工程と、層間絶縁膜14の上面からエッチングストッパ膜21に到達する深さまで、エッチング処理で線状のトレンチ22を形成するトレンチ形成工程と、トレンチ22の形状に沿うように抵抗素子23を形成する抵抗素子形成工程と、を含む半導体装置100の製造方法である。
【選択図】図1
特許請求の範囲【請求項1】
層間絶縁膜内に抵抗素子を形成する半導体装置の製造方法であって、
前記層間絶縁膜よりもエッチング処理で除去しにくいエッチングストッパ膜を形成するエッチングストッパ膜形成工程と、
前記エッチングストッパ膜を覆うように前記層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜の上面から前記エッチングストッパ膜に到達する深さまで、前記エッチング処理で線状のトレンチを形成するトレンチ形成工程と、
前記トレンチの形状に沿うように前記抵抗素子を形成する抵抗素子形成工程と、
を含むことを特徴とする半導体装置の製造方法。
続きを表示(約 790 文字)【請求項2】
前記線状のトレンチの線幅は、前記層間絶縁膜の上面から前記エッチングストッパ膜に到達する深さよりも狭いことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記エッチングストッパ膜形成工程において、前記層間絶縁膜の上面からの深さが異なる2つ以上の前記エッチングストッパ膜を形成し、
前記トレンチ形成工程において、それぞれの前記エッチングストッパ膜に対する深さまで、前記トレンチをそれぞれ形成し、
前記抵抗素子形成工程において、それぞれの前記トレンチの形状に沿うように2つ以上の前記抵抗素子を形成することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
前記エッチング処理は、ドライエッチングであることを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。
【請求項5】
前記エッチングストッパ膜は、シリコン窒化膜であることを特徴とする請求項1から4のいずれかに記載の半導体装置の製造方法。
【請求項6】
層間絶縁膜内に抵抗素子を有する半導体装置であって、
前記層間絶縁膜よりもエッチング処理で除去しにくいエッチングストッパ膜と、
前記エッチングストッパ膜を覆うように形成されている前記層間絶縁膜と、
前記層間絶縁膜の上面から前記エッチングストッパ膜に到達する深さまで形成されている線状のトレンチと、
前記線状のトレンチの形状に沿うように形成されている前記抵抗素子と、
を有することを特徴とする半導体装置。
【請求項7】
線幅が略同一である複数の前記線状のトレンチを有し、
少なくとも2つの前記線状のトレンチの前記深さが異なることを特徴とする請求項6に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本発明は、半導体装置の製造方法及び半導体装置に関する。
続きを表示(約 7,300 文字)【背景技術】
【0002】
シリコンなどの半導体基板上に微細な素子が形成される半導体装置のうち、MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor)、抵抗素子、ヒューズ素子などを組み合わせてアナログ回路が形成されるものがある。
【0003】
例えば、ボルテージレギュレータ、ボルテージディテクタ、スイッチングレギュレータなどのアナログ回路が形成される半導体装置では、従来から小型化が求められており、各半導体素子のレイアウト面積の縮小化が重要となっている。
【0004】
そこで、レイアウト面積の縮小化を目的に、基板の垂直溝の内壁面に絶縁膜を形成し、垂直溝内に絶縁膜を介在して埋設され、基板の垂直方向に抵抗幅を有すると共に基板の水平方向に抵抗長を有する抵抗体による「縦型」の抵抗素子が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0005】
特開平8−32030号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
一つの側面では、レイアウト面積の縮小が容易な抵抗素子であって、抵抗値の精度が高い抵抗素子を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
一つの実施形態では、半導体装置の製造方法は、
層間絶縁膜内に抵抗素子を形成する半導体装置の製造方法であって、
前記層間絶縁膜よりもエッチング処理で除去しにくいエッチングストッパ膜を形成するエッチングストッパ膜形成工程と、
前記エッチングストッパ膜を覆うように前記層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜の上面から前記エッチングストッパ膜に到達する深さまで、前記エッチング処理で線状のトレンチを形成するトレンチ形成工程と、
前記トレンチの形状に沿うように前記抵抗素子を形成する抵抗素子形成工程と、
を含む。
【発明の効果】
【0008】
一つの側面では、レイアウト面積の縮小が容易な抵抗素子であって、抵抗値の精度が高い抵抗素子を有する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【0009】
図1は、本発明の第1の実施形態における半導体装置の製造方法により製造された半導体装置の断面を示す説明図である。
図2は、図1に示した半導体装置の上面を示す説明図である。
図3は、本発明の第1の実施形態における半導体装置の製造方法を示す説明図である。
図4は、本発明の第1の実施形態における半導体装置の製造方法を示す説明図である。
図5は、本発明の第1の実施形態における半導体装置の製造方法を示す説明図である。
図6は、本発明の第1の実施形態における半導体装置の製造方法を示す説明図である。
図7は、本発明の第1の実施形態における半導体装置の製造方法を示す説明図である。
図8は、本発明の第1の実施形態における半導体装置の製造方法を示す説明図である。
図9は、本発明の第1の実施形態における半導体装置の製造方法を示す説明図である。
図10は、本発明の第2の実施形態における半導体装置の製造方法により製造された半導体装置の断面を示す説明図である。
図11は、本発明の第3の実施形態における半導体装置の製造方法により製造された半導体装置の断面を示す説明図である。
図12は、従来の抵抗素子を用いたときの抵抗回路の一例を示す回路図である。
図13は、図12に示す抵抗回路における従来の抵抗素子の上面を示す説明図である。
図14は、本発明の第4の実施形態における半導体装置の製造方法により製造された半導体装置の断面を示す説明図である。
図15は、第4の実施形態の抵抗素子を用いたときの抵抗回路を示す回路図である。
図16は、図15に示す抵抗回路における第4の実施形態の抵抗素子の上面を示す説明図である。
【発明を実施するための形態】
【0010】
本発明の一実施形態に係る半導体装置の製造方法は、層間絶縁膜内に抵抗素子を形成する半導体装置の製造方法であって、層間絶縁膜よりもエッチング処理で除去しにくいエッチングストッパ膜を形成するエッチングストッパ膜形成工程と、エッチングストッパ膜を覆うように層間絶縁膜を形成する層間絶縁膜形成工程と、層間絶縁膜の上面からエッチングストッパ膜に到達する深さまで、エッチング処理で線状のトレンチを形成するトレンチ形成工程と、トレンチの形状に沿うように抵抗素子を形成する抵抗素子形成工程と、を含み、更に必要に応じてその他の工程を含む。
【0011】
本発明の一実施形態に係る半導体装置は、層間絶縁膜内に抵抗素子を有する半導体装置であって、層間絶縁膜よりもエッチング処理で除去しにくいエッチングストッパ膜と、エッチングストッパ膜を覆うように形成されている層間絶縁膜と、層間絶縁膜の上面からエッチングストッパ膜に到達する深さまで形成されているトレンチと、トレンチの形状に沿うように形成されている抵抗素子と、更に必要に応じてその他の部位あるいは部材を有する。
【0012】
本発明の一実施形態に係る半導体装置は、本発明の一実施形態に係る半導体装置の製造方法により好適に製造することができる。また、エッチングストッパ膜はエッチングストッパ膜形成工程により好適に形成することができ、層間絶縁膜は層間絶縁膜形成工程により好適に形成することができ、トレンチはトレンチ形成工程により好適に形成することができ、抵抗素子は抵抗素子形成工程により好適に形成することができる。このため、以下では、本発明の一実施形態に係る半導体装置の製造方法の説明をしながら、本発明の一実施形態に係る半導体装置についても説明する。
【0013】
本発明の一実施形態に係る半導体装置の製造方法は、以下の知見に基づくものである。
特許文献1に記載の「縦型」の抵抗素子を形成する技術では、基板の垂直溝(トレンチ)の開口部が細長い線状となるためレイアウト面積の縮小が容易になるが、トレンチの深さが深いほどエッチング処理による深さの精度が低くなりやすい。このため、トレンチの内壁面に形成する抵抗素子の寸法精度が低下してしまい、抵抗値の精度が低くなるという問題がある。
そこで、本発明の一実施形態に係る半導体装置の製造方法は、層間絶縁層の下面に、エッチングの深さを一定にするためのエッチングストッパ膜を形成する工程と、エッチング処理で層間絶縁層内にトレンチを形成する工程と、形成したトレンチの内壁面に「縦型」の抵抗素子を直接形成する工程と、を含む。これにより、本発明の半導体装置の製造方法は、抵抗素子におけるレイアウト面積の縮小を容易にでき、かつトレンチの深さの精度を高めることでトレンチの内壁面に直接形成する抵抗素子の寸法精度が向上するため、抵抗値の精度を高くすることができる。
なお、抵抗値の精度とは、狙い目の抵抗値に対するばらつきの程度を意味する。
【0014】
次に、本発明の半導体装置の例として、半導体基板上に抵抗素子のほかにMOSトランジスタを形成した各実施形態について、図1〜9を参照しながら説明する。
なお、各実施形態では、半導体装置100をMOSトランジスタ及び抵抗素子を有する半導体装置としたが、具体的には、ボルテージレギュレータ、ボルテージディテクタ、スイッチングレギュレータ等のアナログ回路が形成される半導体装置などとしてもよい。
【0015】
なお、図面は模式的なものであり、膜厚と平面寸法との関係、各膜厚の比率などは図面で示した限りではない。また、半導体基板において、半導体製造プロセスを用いて他の膜や層が積層される側の面を「上面」と称し、上面の裏面側の面を「下面」と称する。さらに、下記において、複数の膜やこれらを構造的に組み合わせて得られる半導体素子の数量、位置、形状、構造、大きさなどは、以下に示す実施形態に限定されず、本発明を実施する上で好ましい数量、位置、形状、構造、大きさなどにすることができる。
【0016】
[第1の実施形態]
(半導体装置の製造方法及び半導体装置)
図1は、本発明の第1の実施形態における半導体装置の製造方法により製造された半導体装置の断面を示す説明図である。図2は、図1に示した半導体装置の上面を示す説明図であり、説明に必要な構成のみを示している。
なお、図1は、図2に示すA−A線の断面を模式的に示した図である。また、図2において、MOSトランジスタ形成領域Mの点線領域は、MOSトランジスタが形成されている領域を示している。
【0017】
図1及び図2に示すように、本実施形態における半導体装置100の製造方法は、アクティブ領域であるMOSトランジスタ形成領域MにMOSトランジスタを形成した後、フィールド領域である抵抗素子形成領域Rに抵抗素子23を形成するための、エッチングストッパ膜形成工程と、層間絶縁膜形成工程と、トレンチ形成工程と、抵抗素子形成工程と、を含む。
本実施形態における半導体装置100は、ウエハ状の第1導電型半導体基板1と、第1導電型拡散領域2と、フィールド絶縁膜3と、ゲート絶縁膜4と、ゲート電極5と、第2導電型ソース領域6と、第2導電型ドレイン領域7と、第1の層間絶縁膜11と、第1の金属配線12と、配線金属層13,16と、第2の層間絶縁膜14(層間絶縁膜)と、第2の金属配線15と、コンタクトホール17と、エッチングストッパ膜21と、トレンチ22と、抵抗素子23と、を有する。
【0018】
本実施形態における半導体装置100の製造方法としては、まず、図3に示すように、第1導電型半導体基板1上に第1導電型拡散領域2を形成する。この第1導電型拡散領域2は、第1導電型半導体基板1に第1導電型の不純物としてリンを注入することにより形成する。
なお、本実施形態では、第1導電型の不純物をリンとしたが、これに限ることはない。また、本実施形態では、第1導電型をN型とし、後述する第2導電型をP型とするが、これに限ることなく、第1導電型をP型とし、第2導電型をN型としてもよい。
【0019】
次に、MOSトランジスタ形成領域M以外の第1導電型拡散領域2の上面の一部に、STI(Shallow Trench Isolation)による素子分離構造を設ける。本実施形態では、STIのフィールド絶縁膜3は、CVD(Chemical Vapor Deposition)により形成されるシリコン酸化膜である。
なお、本実施形態では、STIによる素子分離構造を設けたが、これに限ることはなく、例えば、LOCOS(LOCal Oxidation of Silicon)などによる素子分離構造を設けるようにしてもよい。また、本実施形態では、フィールド絶縁膜3をCVDにより形成されるシリコン酸化膜としたが、これに限ることはない。
【0020】
次に、MOSトランジスタ形成領域Mにおける第1導電型拡散領域2の上面の中央部に、シリコン酸化膜であるゲート絶縁膜4を形成した後、ゲート絶縁膜4の上に多結晶シリコン膜であるゲート電極5を形成する。
なお、本実施形態では、ゲート絶縁膜4をシリコン酸化膜とし、ゲート電極5を多結晶シリコン膜としたが、これに限ることはない。
【0021】
次に、第1導電型拡散領域2の上面において、ゲート絶縁膜4の一端と、この一端に対向するフィールド絶縁膜3との間にボロンを注入して、第2導電型ソース領域6を形成する。また、第2導電型ソース領域6の形成と合わせて、ゲート絶縁膜4の他端と、この他端に対向するフィールド絶縁膜3との間にもボロンを注入して、第2導電型ドレイン領域7を形成する。
なお、本実施形態では、第2導電型の不純物をボロンとしたが、これに限ることなく、例えば、BF

などとしてもよい。
以上により、MOSトランジスタ形成領域MにMOSトランジスタを形成する。
【0022】
次に、図4に示すように、フィールド絶縁膜3、ゲート電極5、第2導電型ソース領域6、及び第2導電型ドレイン領域7の上面をそれぞれ覆うように、BPSG(Boro-Phospho Silicate Glass)膜である第1の層間絶縁膜11を形成する。
なお、本実施形態では、第1の層間絶縁膜11をBPSG膜としたが、これに限ることなく、例えば、NSG(None-doped Silicate Glass)膜とBPSG膜の積層構造、TEOS(Tetraethoxysilane)膜とBPSG膜の積層構造などとしてもよい。また、第1の層間絶縁膜11にトレンチを形成するために、第1の層間絶縁膜11の下面にエッチングストッパ膜を形成する場合には、第1の層間絶縁膜11は、当該エッチングストッパ膜よりもエッチング処理で除去しやすい絶縁膜が好ましい。
【0023】
次に、図5に示すように、CMP(Chemical Mechanical Polishing)により平坦化された第1の層間絶縁膜11の上面から、ゲート電極5、第2導電型ソース領域6、及び第2導電型ドレイン領域7の上面までそれぞれ貫通するように、ドライエッチングで各コンタクトホールを設ける。そして、各コンタクトホールの内部をタングステンで埋め込んで形成した第1の金属配線12の上面に、配線金属層13を形成する。
なお、本実施形態では、CMPにより第1の層間絶縁膜11の上面を平坦化したが、これに限ることはない。また、本実施形態では、第1の金属配線12の材質をタングステンとしたが、これに限ることはない。
【0024】
<エッチングストッパ膜形成工程及びエッチングストッパ膜>
エッチングストッパ膜形成工程では、図6に示すように、抵抗素子形成領域Rにおいて、フィールド絶縁膜3の上方の第1の層間絶縁膜11の上面に、エッチングストッパ膜21を形成する。
このエッチングストッパ膜21は、シリコン窒化膜であり、シリコン酸化膜である第2の層間絶縁膜14よりもドライエッチングでのエッチングレートが低い。このため、エッチングストッパ膜21は、詳細を後述するトレンチ形成工程において第2の層間絶縁膜14にドライエッチングでトレンチ22を形成する際に、トレンチ22の深さを一定にするようなエッチングストッパとして機能する。
すなわち、エッチングストッパ膜形成工程は、第2の層間絶縁膜14よりもエッチング処理で除去しにくいエッチングストッパ膜21を形成する工程である。
【0025】
エッチングストッパ膜21の平面視形状としては、トレンチ22を形成する範囲を全て含むような形状であれば、特に制限はなく、目的に応じて適宜選択することができる。
なお、平面視形状とは、ウエハ状の第1導電型半導体基板1上に形成される半導体装置100を平面視したときの形状を意味する。また、平面視とは、第1導電型半導体基板1の上方(第1導電型半導体基板1の法線方向)から第1導電型半導体基板1の上面側を視ることを意味する。
【0026】
エッチングストッパ膜21の膜厚としては、トレンチ形成工程のエッチング処理でトレンチ22の深さが一定になるようにすることができれば、特に制限はなく、目的に応じて適宜選択することができる。
【0027】
エッチングストッパ膜21の材質としては、詳細を後述する第2の層間絶縁膜14よりもエッチング処理で除去しにくく、かつ絶縁性を有していれば、特に制限はなく、目的に応じて適宜選択することができる。例えば、本実施形態のように第2の層間絶縁膜14がシリコン酸化膜であれば、エッチングストッパ膜21をシリコン酸化膜よりもエッチング処理で除去しにくくエッチングレートが低いシリコン窒化膜などとしてもよい。
【0028】
エッチング処理としては、エッチングストッパ膜21のほうが第2の層間絶縁膜14よりもエッチングレートが低い処理であれば、特に制限はなく、目的に応じて適宜選択できる。例えば、エッチング処理としては、アンダーカットを生じることなくトレンチ22を安定して形成できる点で、本実施形態のようにドライエッチングが好ましい。
【0029】
<層間絶縁膜形成工程及び層間絶縁膜>
層間絶縁膜形成工程は、図7に示すように、第1の層間絶縁膜11及びエッチングストッパ膜21の全体を覆うように、シリコン酸化膜である第2の層間絶縁膜14を形成する工程である。
【0030】
第2の層間絶縁膜14の形状、構造、及び大きさとしては、エッチングストッパ膜21を底面とするトレンチ22が形成できるように、エッチングストッパ膜21を覆うように形成されていれば、特に制限はなく、目的に応じて適宜選択することができる。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

エイブリック株式会社
増幅器
エイブリック株式会社
発振回路
エイブリック株式会社
光センサ
エイブリック株式会社
昇圧回路
エイブリック株式会社
磁気センサ
エイブリック株式会社
半導体装置
エイブリック株式会社
基準電圧回路
エイブリック株式会社
電源管理装置
エイブリック株式会社
磁性体検出センサ
エイブリック株式会社
アナログスイッチ
エイブリック株式会社
半導体装置とその製造方法
エイブリック株式会社
静電保護回路及び半導体装置
エイブリック株式会社
半導体装置及びその製造方法
エイブリック株式会社
部品検査装置及び部品検査方法
エイブリック株式会社
半導体装置およびその製造方法
エイブリック株式会社
半導体装置およびその製造方法
エイブリック株式会社
光センサ装置およびその製造方法
エイブリック株式会社
充放電制御装置、及びバッテリ装置
エイブリック株式会社
半導体装置及び半導体装置の製造方法
エイブリック株式会社
半導体装置の製造方法及び半導体装置
エイブリック株式会社
吸着保持装置、吸着保持方法、及び半導体装置の製造方法
個人
レーザ装置
個人
レーザ装置
個人
プラグ
個人
一体型薄型プラグ
カンタツ株式会社
放熱器
日立金属株式会社
変圧器
個人
イオン源ビーム絞り
個人
金属同志の接続方法
個人
通電火災発生防止具
日立金属株式会社
絶縁電線
京セラ株式会社
コンデンサ
キーコム株式会社
アンテナ
個人
多機能常温超伝導装置
株式会社昭和丸筒
熱伝導体
東レ株式会社
電子デバイス
続きを見る