TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021083054
公報種別公開特許公報(A)
公開日20210527
出願番号2019211617
出願日20191122
発明の名称発振回路
出願人エイブリック株式会社
代理人
主分類H03K 3/0231 20060101AFI20210430BHJP(基本電子回路)
要約【課題】従来の弛張型発振回路は、バンドギャップリファレンス回路、および電圧―電流変換回路が必要であり、少なくともオペアンプが3個必要となる。従って、従来の弛張型発振回路は、消費電力が大きく、低消費電力が必要な機器では用いられない。
【解決手段】第1と第2の電流源回路と、抵抗器と、第1と第2の容量と、第1と第2の比較回路と、RSラッチを備え、RSラッチの出力の値により第2の電流源回路の出力電流を、第1の容量または第2の容量に入力し、第1の電流源回路の出力電流と抵抗器の抵抗値で決まる基準電圧と、第1の容量の電圧とを、第1の比較回路に入力し、基準電圧と、第2の容量の電圧とを、第2の比較回路に入力し、第1の比較回路の出力と第2の比較回路の出力を、RSラッチに入力する発振回路とした。
【選択図】図1
特許請求の範囲【請求項1】
第1と第2の電流源回路と、抵抗器と、第1と第2の容量と、第1と第2の比較回路と、RSラッチを備え、
前記RSラッチの出力の値により、前記第2の電流源回路の出力電流を、前記第1の容量または前記第2の容量に入力し、
前記第1の電流源回路の出力電流と前記抵抗器の抵抗値で決まる基準電圧と、前記第1の容量の電圧とを、前記第1の比較回路に入力し、
前記基準電圧と、前記第2の容量の電圧とを、前記第2の比較回路に入力し、
前記第1の比較回路の出力と前記第2の比較回路の出力を、前記RSラッチに入力することを特徴とする発振回路。
続きを表示(約 340 文字)【請求項2】
前記第1の電流源回路と前記第2の電流源回路は、温度変化に対する出力電流の変化が同一であることを特徴とする請求項1記載の発振回路。
【請求項3】
前記第1の電流源回路と前記第2の電流源回路は、弱反転領域で動作するトランジスタを有するワイドラー電流源を備えることを特徴とする請求項2記載の発振回路。
【請求項4】
前記第1の電流源回路と前記第2の電流源回路は、イネーブル信号入力端子と起動回路を有することを特徴とする請求項1記載の発振回路。
【請求項5】
前記第1の電流源回路の起動回路の起動信号は、前記第2の電流源回路の起動回路が起動信号を出力する前に出力されることを特徴とする請求項4に記載の発振回路。

発明の詳細な説明【技術分野】
【0001】
本発明は発振回路に関する。
続きを表示(約 7,900 文字)【背景技術】
【0002】
従来、水晶振動子を用いない発振回路として、弛張型発振回路が知られている。図9に示す弛張型発振回路801は、抵抗RV、容量C1、C2、インバータINV1、INV2、比較回路COMPを有するCR発振回路802と、バンドギャップリファレンス回路803と、電圧電流変換回路804と、から構成されている。この弛張型発振回路の発振周波数は、インバータINV1の出力に接続された抵抗RVを経て充電される容量C1、C2の電圧を、比較回路COMPで基準電圧Vrefと比較することで決定される。
【0003】
バンドギャップリファレンス回路803は、温度に依存しない基準電圧を、電圧電流変換回路804へ出力する。電圧電流変換回路804は、バンドギャップリファレンス回路803の出力する電圧を電流に変換して比較回路COMPにバイアス電流を供給する。比較回路COMPは、供給されるバイアス電流量に応じて、比較回路COMPの応答速度が制御される。
【先行技術文献】
【特許文献】
【0004】
特開2013−005109号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
図9に示す弛張型発振回路は、バンドギャップリファレンス回路、および電圧―電流変換回路が必要であり、少なくともオペアンプが3個必要となる。従って、図9に示す弛張型発振回路は、消費電力が大きく、低消費電力が必要な機器では用いられない。本発明は、低消費電力の発振回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
第1と第2の電流源回路と、抵抗器と、第1と第2の容量と、第1と第2の比較回路と、RSラッチを備え、第2の電流源回路を、RSラッチの出力によって第1の容量または第2の容量に接続し、第1の電流源回路と抵抗器で決まる基準電圧と、第1の容量の電圧とを第1の比較回路に入力し、基準電圧と第2の容量の電圧を第2の比較回路に入力し、第1の比較回路と第2の比較回路の出力をRSラッチに接続する発振回路とした。
【発明の効果】
【0007】
本発明の発振回路によれば、回路規模が小さくなり、低消費電力の発振回路とすることができる。
【図面の簡単な説明】
【0008】
本発明の第1の実施形態の発振回路の回路図である。
本発明の第1の実施形態の第1の電流源回路の回路図である。
本発明の第1の実施形態の起動回路の動作を説明するタイミングチャートである。
本発明の第1の実施形態の第2の電流源回路の回路図である。
本発明の第1の実施形態の比較回路の回路図である。
本発明の第1の実施形態の全体の動作を説明するタイミングチャートである。
本発明の第2の実施形態の第1の電流源回路の回路図である。
本発明の第2の実施形態の第2の電流源回路の回路図である。
従来の発振回路の回路図である。
【発明を実施するための形態】
【0009】
(第1実施形態)
図1は、本発明の第1の実施形態の発振回路の回路図を示す。本実施形態の発振回路1は、イネーブル信号入力端子ENINPと、出力端子OSCOUTと、スイッチ10〜15と、インバータ20、21と、3入力NAND回路22と、抵抗器25と、容量30、31と、RSラッチ40と、電流源回路100、200と、比較回路300、400と、を備えている。ここで、スイッチ10〜15は、制御端子にHighレベルが入力されたときオン(接続状態)し、Lowレベルが入力されたときオフ(切断状態)する。電流源回路100、200は、電源端子と、出力端子IOUTと、イネーブル信号入力端子ENINと、スタートアップ信号出力端子STUPを有する。比較回路300、400は非反転入力端子INPと、反転入力端子INNと、出力端子OUTと、イネーブル信号入力端子ENを有する。RSラッチ40は、2入力NAND回路23と3入力NAND回路24を有し、3つの入力端子Ta1、Ta2、Ta3と1つの出力端子Ta4を有する。なお、電源VDDと電源GNDについては、一部接続の説明を省略している。
【0010】
電流源回路100の電源端子は電源VDDに接続され、出力端子IOUTは、抵抗器25を介して電源GNDに接続される。電流源回路200の電源端子は電源VDDに接続され、出力端子IOUTは、スイッチ14と容量30を介して電源GNDに接続され、かつスイッチ15と容量31を介して電源GNDに接続される。
【0011】
比較回路300の非反転入力端子INPは、電流源回路100の出力端子IOUTと接続され、反転入力端子INNは、スイッチ14と容量30の中間の接続点P1に接続される。比較回路300は、反転入力端子INNに入力される電圧が非反転入力端子INPに入力される電圧より大きいとき、出力端子OUTからLowレベルの電圧を出力する。非反転入力端子INPに入力される電圧が反転入力端子INNに入力される電圧より大きいとき、出力端子OUTからHighレベルの電圧を出力する。
【0012】
比較回路400の非反転入力端子INPは、電流源回路100の出力端子IOUTに接続され、反転入力端子INNは、スイッチ15と容量31の中間の接続点P2に接続される。比較回路400は、比較回路300と同様に、反転入力端子INNに入力される電圧が非反転入力端子INPに入力される電圧より大きいとき、出力端子OUTからLowレベルの電圧を出力する。非反転入力端子INPに入力される電圧が反転入力端子INNに入力される電圧より大きいとき、出力端子OUTからHighレベルの電圧を出力する。
【0013】
比較回路300の出力端子OUTはRSラッチ40の第1の入力端子に接続される。比較回路400の出力端子OUTはRSラッチ40の第2の入力端子に接続される。RSラッチ40の出力端子は、スイッチ12の制御端子と、スイッチ14の制御端子と、インバータ21の入力端子に接続され、インバータ21の出力端子は、スイッチ10の制御端子と、スイッチ15の制御端子と、出力端子OSCOUTに接続される。
【0014】
RSラッチ40の内部接続を説明する。RSラッチ40の第1の入力端子Ta1は、2入力NAND回路23の第1の入力端子に接続される。2入力NAND回路23の出力端子は、3入力NAND回路24の第1の入力端子に接続される。RSラッチ40の第2の入力端子Ta2は、3入力NAND回路24の第2の入力端子に接続される。3入力NAND回路24の出力端子は、2入力NAND回路23の第2の入力端子と、RSラッチ40の出力端子Ta4に接続される。RSラッチ40の第3の入力端子Ta3は3入力NAND回路24の第3の入力端子に接続される。
【0015】
スイッチ10〜13の接続を説明する。スイッチ10とスイッチ11の第1端子は、容量30の第1端子に接続され、スイッチ10とスイッチ11の第2端子は、容量30の第2端子に接続される。容量30の第2端子は、電源GNDに接続される。スイッチ12とスイッチ13の第1端子は、容量31の第1端子に接続され、スイッチ12とスイッチ13の第2端子は、容量31の第2端子に接続される。容量31の第2端子は、電源GNDに接続される。
【0016】
イネーブル信号入力端子ENINPは、電流源回路100のイネーブル信号入力端子ENINと、電流源回路200のイネーブル信号入力端子ENINと、3入力NAND回路22の第1の入力端子に接続される。電流源回路100のスタートアップ信号出力端子STUP端子は、3入力NAND回路22の第2の入力端子に接続される。電流源回路200のスタートアップ信号出力端子STUP端子は、3入力NAND回路22の第3の入力端子に接続される。3入力NAND回路22の出力端子は、接続点P0を介して、スイッチ11の制御端子と、スイッチ13の制御端子と、インバータ20の入力端子に接続される。インバータ20の出力端子は、RSラッチ40の第3の入力端子と、比較回路300のEN入力端子と、比較回路400のEN入力端子に接続される。
【0017】
図2は、本実施形態の電流源回路100の回路図を示す。本実施形態の電流源回路100は、イネーブル信号入力端子ENINと、出力端子IOUTと、スタートアップ信号出力端子STUPと、Pチャネル型MOSトランジスタMP100、MP101、MP102(以下PMOSトランジスタと記す)と、Nチャネル型MOSトランジスタMN100、MN101(以下NMOSトランジスタと記す)と、スイッチ101、102と、インバータ103と、抵抗R104と、起動回路110とを備えている。電流源回路100は、トランジスタMN100、MN101が弱反転領域で動作するワイドラー電流源回路で構成される。抵抗R104は、トランジスタMN100、MN101が弱反転領域で動作するように、大きな抵抗値が設定される。
【0018】
スイッチ101、102は、制御端子にHighレベルが入力されたときオンし、Lowレベルが入力されたときオフする。本実施形態のスイッチは、PMOSトランジスタ、またはNMOSトランジスタで構成することができる。制御端子に印加される制御信号とオン、オフとの対応関係は、制御端子に印加される信号をインバータで反転することで調整できる。
【0019】
起動回路110は、1つの入力端子Ta10と、2つの出力端子Ta11、Ta12と、PMOSトランジスタMP110、MP111と、インバータ114、115、116と、スイッチ111、112と、容量113とを備えている。スイッチ111、112は、制御端子にHighレベルが入力されたときオンし、Lowレベルが入力されたときオフする。
【0020】
電流源回路100の接続について説明する。イネーブル信号入力端子ENINは、起動回路110の入力端子Ta10とインバータ103の入力に接続される。インバータ103の出力は、スイッチ101の制御端子とスイッチ102の制御端子に接続される。PMOSトランジスタMP100のソース端子は電源VDDに接続され、ドレイン端子はNMOSトランジスタMN100のドレイン端子とゲート端子と起動回路の第1の出力端子Ta11とNMOSトランジスタMN101のゲート端子とスイッチ101の第1端子に接続され、ゲート端子はPMOSトランジスタMP101のゲート端子とドレイン端子とNMOSトランジスタMN101のドレイン端子とPMOSトランジスタMP102のゲート端子とスイッチ102の第2端子に接続される。NMOSトランジスタMN100のソース端子は電源GNDに接続される。PMOSトランジスタMP101のソース端子は電源VDDに接続される。NMOSトランジスタMN101のソース端子は抵抗104を介して電源GNDに接続される。PMOSトランジスタMP102のソース端子は電源VDDに接続され、ドレイン端子は出力端子IOUTに接続される。スイッチ101の第2端子は電源GNDに接続される。スイッチ102の第1端子は電源VDDに接続される。
【0021】
起動回路110の接続を説明する。起動回路110の入力端子Ta10は、インバータ114の入力端子とスイッチ112の制御端子に接続される。インバータ114の出力は、接続点P11を介してPMOSトランジスタMP110のゲート端子とスイッチ111の制御端子に接続される。PMOSトランジスタMP110のソース端子は電源VDDに接続され、ドレイン端子は、接続点P12を介してPMOSトランジスタMP111のゲート端子とインバータ115の入力端子と容量113の第1端子とスイッチ111の第1端子に接続される。PMOSトランジスタMP111のソース端子はスイッチ112の第2端子に接続され、ドレイン端子は第1の出力端子Ta11に接続される。インバータ115の出力はインバータ116の入力に接続される。インバータ116の出力は、第2の出力端子Ta12を介して、スタートアップ信号出力端子STUPに接続される。容量113の第2端子は、電源GNDに接続される。スイッチ112の第1端子は電源VDDに接続される。スイッチ111の第2端子は電源GNDに接続される。
【0022】
図3は、起動回路110と起動回路210の動作を示すタイミングチャートである。図3は、横軸に時間を、縦軸に起動回路の各部の信号レベルを表示している。図3の上側半分が、起動回路110の動作を示し、下側半分が起動回路210の動作を示すタイミングチャートである。
【0023】
図3を用いて起動回路110の動作を説明する。起動回路110の入力端子Ta10にLowレベルの信号が入力されている状態(図3のT0)では、接続点P11がHighレベルとなり、スイッチ111がオン状態、スイッチ112がオフ状態、PMOSトランジスタMP110がオフ状態となっている。容量113は、スイッチ111によって両端が短絡され、接続点P12が電源GNDレベルの電圧になる。PMOSトランジスタMP111はオン状態であるが、スイッチ112がオフ状態なので、第1の出力端子Ta11は電圧を出力しない。第2の出力端子Ta12は、Lowレベルの信号を出力する。
【0024】
起動回路110の入力端子Ta10にHighレベルの信号が入力された状態(図3のT1)では、接続点P11がLowレベルとなり、スイッチ111がオフ状態、スイッチ112がオン状態、PMOSトランジスタMP110がオン状態となっている。容量113は、PMOSトランジスタMP110からの電流で充電され、接続点P12の電圧が電源GNDレベルから上昇していく。接続点P12の電位が、PMOSトランジスタMP111の閾値電圧Vth(MP111)を超えると、PMOSトランジスタMP111はオフ状態となり、スイッチ112からの電位を起動回路110の第1の出力端子Ta11から起動信号として出力する。第2の出力端子Ta12は、Highレベルの信号をスタートアップ信号として出力する。
【0025】
図4は、本実施形態の電流源回路200の回路図を示す。起動回路210の容量213の容量値以外は電流源回路100と同じくトランジスタMN200、MN201が弱反転領域で動作するワイドラー電流源回路で構成されるので説明を省略する。電流源回路100と電流源回路200は、前記容量値以外の回路構成を同一にしてあるので、温度変化に対する出力電流の変化が同一になる。電流源回路200の容量213の容量値は、電流源回路100の容量113の容量値より大きな容量値とする。
【0026】
図3を用いて起動回路210の動作を説明する。起動回路210は、容量213の容量値以外は起動回路110と同じであるので、起動回路110と同様の動作をする。容量213の容量値が容量113の容量値より大きく設定されているので、容量213が充電されてPMOSトランジスタMP211の閾値電圧Vth(211)を超え、起動信号が第1の出力端子Ta21から出力されるまでの時間(T1〜T2)は、容量113が充電されてPMOSトランジスタMP111の閾値電圧Vth(111)を超え、起動信号が起動回路110の第1の出力端子Ta11から出力されるまでの時間(T1〜T15)より大きい。また、インバータ215の閾値電圧(ここでは図示しない)を超え、スタートアップ信号が第2の出力端子Ta22から出力されるまでの時間は、インバータ115の閾値電圧(ここでは図示しない)を超え、スタートアップ信号が起動回路110の第2の出力端子Ta12から出力されるまでの時間より大きい。
【0027】
図5は、本実施形態の比較回路300の回路図を示す。比較回路300は、非反転入力端子INPと、反転入力端子INNとイネーブル信号入力端子ENと、出力端子OUTと、PMOSトランジスタMP300、MP301と、NMOSトランジスタMN300、MN301、MN302と、インバータ305、306、307と、電流源回路I300、I301と、スイッチ301、302、303、304を備えている。スイッチ301〜304は、制御端子にHighレベルが入力されたときオンし、Lowレベルが入力されたときオフする。
【0028】
比較回路300の接続について説明する。非反転入力端子INPは、PMOSトランジスタMP300のゲート端子に接続される。反転入力端子INNは、PMOSトランジスタMP301のゲート端子に接続される。電流源回路I300の第1端子は電源VDDに接続され、第2端子はスイッチ303の第1端子に接続される。スイッチ303の第2端子は、PMOSトランジスタMP300のソース端子とPMOSトランジスタMP301のソース端子に接続される。PMOSトランジスタMP300のドレイン端子は、NMOSトランジスタMN300のドレイン端子とゲート端子とNMOSトランジスタMN301のゲート端子とスイッチ301の第1端子に接続される。PMOSトランジスタMP301のドレイン端子は、NMOSトランジスタMN301のドレイン端子とNMOSトランジスタMN302のゲート端子とスイッチ302の第1端子に接続される。
【0029】
電流源回路I301の第1端子は電源VDDに接続され、第2端子はNMOSトランジスタ302のドレインとインバータ306の入力端子とスイッチ304の第2端子に接続される。スイッチ304の第1端子は電源VDDに接続される。インバータ306の出力端子はインバータ307の入力端子に接続される。インバータ307の出力端子は、出力端子OUTに接続される。NMOSトランジスタMN300のソース端子と、NMOSトランジスタMN301のソース端子と、NMOSトランジスタ302のソース端子と、スイッチ301の第2端子と、スイッチ302の第2端子は、電源GNDに接続される。
【0030】
イネーブル信号入力端子ENは、スイッチ303の制御端子と、インバータ305の入力端子に接続される。インバータ305の出力端子は、スイッチ301の制御端子と、スイッチ302の制御端子と、スイッチ304の制御端子と、に接続される
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

エイブリック株式会社
増幅器
エイブリック株式会社
発振回路
エイブリック株式会社
光センサ
エイブリック株式会社
昇圧回路
エイブリック株式会社
磁気センサ
エイブリック株式会社
半導体装置
エイブリック株式会社
基準電圧回路
エイブリック株式会社
電源管理装置
エイブリック株式会社
磁性体検出センサ
エイブリック株式会社
アナログスイッチ
エイブリック株式会社
半導体装置とその製造方法
エイブリック株式会社
静電保護回路及び半導体装置
エイブリック株式会社
半導体装置及びその製造方法
エイブリック株式会社
部品検査装置及び部品検査方法
エイブリック株式会社
半導体装置およびその製造方法
エイブリック株式会社
半導体装置およびその製造方法
エイブリック株式会社
光センサ装置およびその製造方法
エイブリック株式会社
充放電制御装置、及びバッテリ装置
エイブリック株式会社
半導体装置及び半導体装置の製造方法
エイブリック株式会社
半導体装置の製造方法及び半導体装置
エイブリック株式会社
吸着保持装置、吸着保持方法、及び半導体装置の製造方法
個人
積層型FPGA
個人
4系統出力アンプ
京セラ株式会社
弾性波素子
日本放送協会
受信装置
エイブリック株式会社
増幅器
株式会社大真空
発振装置
株式会社大真空
発振装置
エイブリック株式会社
発振回路
日本電波工業株式会社
水晶振動子
日本電波工業株式会社
水晶振動子
ヤマハ株式会社
D級増幅器
個人
再構成可能階層積層型論理回路
株式会社タムラ製作所
ゲート駆動回路
新日本無線株式会社
差動増幅器
太陽誘電株式会社
電子デバイス
続きを見る