TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021073726
公報種別公開特許公報(A)
公開日20210513
出願番号2021014976
出願日20210202
発明の名称半導体装置
出願人ローム株式会社
代理人特許業務法人あい特許事務所
主分類H01L 29/78 20060101AFI20210416BHJP(基本的電気素子)
要約【課題】本発明は、半導体層に形成されたコンタクト凹部および絶縁層に形成されたコンタクト孔が一体となった凹部内に良好な成膜性で電極を形成でき、微細化を良好に図ることができる半導体装置を提供する。
【解決手段】半導体装置1は、コンタクト凹部51が形成された半導体基板2を含む。半導体基板2上には、絶縁層40が形成されている。絶縁層40には、当該絶縁層40の表面側で開口し、コンタクト凹部51の開口幅W1よりも広い開口幅W2を有する凹状湾曲部を備える第1部分55と、当該絶縁層40の裏面側で開口し、その先端がほぼ垂直方向に裏面に向かって延出し、第1部分55の開口幅よりも狭い開口幅を有する第2部分56とを含むエミッタコンタクト孔52が形成されている。そして、コンタクト凹部51およびエミッタコンタクト孔52には、半導体基板2に電気的に接続されるように、エミッタコンタクト電極53が埋め込まれている。
【選択図】図3
特許請求の範囲【請求項1】
コンタクト凹部が形成された半導体層と、
前記半導体層上に形成された絶縁層であって、当該絶縁層の表面側で開口し、前記コンタクト凹部の開口幅よりも広い開口幅を有する凹状湾曲部を備える第1部分と、前記コンタクト凹部と連通するように当該絶縁層の裏面側で開口し、その先端がほぼ垂直方向に裏面に向かって延出し、前記第1部分の開口幅よりも狭い開口幅を有する第2部分とを含むコンタクト孔が形成された絶縁層と、
前記半導体層に電気的に接続されるように、前記コンタクト凹部および前記コンタクト孔に埋め込まれたコンタクト電極と、
を含む半導体装置。
続きを表示(約 1,200 文字)【請求項2】
前記第1部分は、前記絶縁層の表面側に向かって開口幅が徐々に広がるように形成されている、請求項1に記載の半導体装置。
【請求項3】
前記コンタクト電極は、前記絶縁層の表面を被覆し、かつ前記絶縁層上から前記コンタクト孔および前記コンタクト凹部に入り込むように形成されている、請求項1又は2に記載の半導体装置。
【請求項4】
前記コンタクト孔は、前記第1部分を区画する内壁と、前記第2部分を区画する内壁とを含む、請求項1〜3のいずれか一項に記載の半導体装置。
【請求項5】
前記コンタクト孔の前記第2部分を区画する内壁は、前記半導体層に形成された前記コンタクト凹部を区画する内壁と面一に形成されている、請求項4に記載の半導体装置。
【請求項6】
前記コンタクト凹部の内壁、前記コンタクト孔の前記第1部分の内壁、および、前記コンタクト孔の前記第2部分の内壁に沿って形成されたバリア電極層をさらに含み、
前記コンタクト電極は、前記バリア電極層を介して前記コンタクト凹部および前記コンタクト孔に埋め込まれている、請求項5に記載の半導体装置。
【請求項7】
前記バリア電極層はチタンを含むことを特徴とする請求項6に記載の半導体装置。
【請求項8】
前記コンタクト電極はタングステンを含むことを特徴とする請求項1〜7のいずれか一項に記載の半導体装置。
【請求項9】
前記コンタクト凹部から間隔を空けて前記半導体層に形成されたトレンチゲート構造と、
前記コンタクト凹部と前記トレンチゲート構造との間の前記半導体層において、前記半導体層の表面側から深さ方向に向けてこの順に形成された第1導電型の第1半導体領域、第2導電型の第2半導体領域および第1導電型の第3半導体領域を含む、請求項1〜8のいずれか一項に記載の半導体装置。
【請求項10】
前記コンタクト凹部の底部に沿って形成され、前記第2半導体領域の不純物濃度よりも高い不純物濃度を有する第2導電型の第4半導体領域をさらに含む、請求項9に記載の半導体装置。
【請求項11】
前記コンタクト凹部は、前記第1導電型の第1半導体領域よりも深くまで延出していることを特徴とする請求項9又は10に記載の半導体装置。
【請求項12】
前記第2導電型の第2半導体領域は、前記コンタクト凹部に沿って形成された第1濃度領域と、前記第1濃度領域の側面および下部に形成された第2濃度領域とを含むことを特徴とする請求項9〜11のいずれか一項に記載の半導体装置。
【請求項13】
前記コンタクト電極はその上部が前記コンタクト孔の水平方向における中心部においてもっとも低くなるように形成されていることを特長とする請求項1〜12のいずれか一項に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本発明は、半導体装置に関する。
続きを表示(約 7,400 文字)【背景技術】
【0002】
特許文献1には、半導体層と、半導体層上に形成された絶縁膜(絶縁層)と、半導体層を露出させるように絶縁膜を掘り下げて形成されたコンタクトホール(コンタクト孔)と、半導体層に電気的に接続されるようにバリアメタル層(バリア電極層)を介してコンタクトホールに埋め込まれたエミッタ電極(コンタクト電極)とを含む半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
特開2014−158041号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本願発明者らは、コンタクト孔直下の半導体層をさらに掘り下げて、当該半導体層にコンタクト孔と接続されるコンタクト凹部が形成された構成を検討している。しかし、半導体層にコンタクト凹部が形成される場合、コンタクト孔のみが絶縁層に形成される場合に比べて、コンタクト凹部の深さに応じた分だけアスペクト比の値が大きくなる。アスペクト比とは、コンタクト凹部およびコンタクト孔が一体となった凹部の開口幅に対する当該凹部の深さの比で定義される。
【0005】
コンタクト凹部およびコンタクト孔が一体となった凹部のアスペクト比の値が大きくなると、当該凹部内に良好な成膜性で電極を形成できない虞がある。このような問題は、コンタクト凹部およびコンタクト孔が一体となった凹部の開口幅を広げることによって解消できるかもしれない。しかし、この場合には、半導体装置の微細化の妨げになるという問題が生じる。
【0006】
そこで、本発明は、半導体層に形成されたコンタクト凹部および絶縁層に形成されたコンタクト孔が一体となった凹部内に良好な成膜性で電極を形成でき、微細化を良好に図ることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一局面に係る半導体装置は、コンタクト凹部が形成された半導体層と、前記半導体層上に形成された絶縁層であって、当該絶縁層の表面側で開口し、前記コンタクト凹部の開口幅よりも広い開口幅を有する第1部分と、前記コンタクト凹部と連通するように当該絶縁層の裏面側で開口し、前記第1部分の開口幅よりも狭い開口幅を有する第2部分とを含むコンタクト孔が形成された絶縁層と、前記半導体層に電気的に接続されるように、前記コンタクト凹部および前記コンタクト孔に埋め込まれたコンタクト電極とを含む。
【0008】
本発明の一局面に係る半導体装置の製造方法は、半導体層上に絶縁層を形成する工程と、前記絶縁層を選択的に掘り下げることにより、当該絶縁層の表面側で開口する第1部分と、前記第1部分の開口幅よりも狭い開口幅を有し、当該絶縁層の裏面側で開口する第2部分とを含むコンタクト孔を形成する工程と、前記コンタクト孔の前記第2部分から露出する前記半導体層を掘り下げることにより、前記コンタクト孔の前記第1部分の開口幅よりも狭い開口幅を有するコンタクト凹部を前記半導体層に形成する工程と、前記半導体層に電気的に接続されるように、前記コンタクト凹部および前記コンタクト孔にコンタクト電極を埋め込む工程とを含む。
【0009】
本発明の他の局面に係る半導体装置は、コンタクト凹部が形成された半導体層と、前記半導体層上に形成された絶縁層であって、当該絶縁層の表面側で開口し、前記コンタクト凹部の開口幅よりも広い開口幅を有する第1部分と、前記コンタクト凹部と連通するように当該絶縁層の裏面側で開口し、前記第1部分の開口幅よりも狭い開口幅を有する第2部分とを含むコンタクト孔が形成された絶縁層と、前記コンタクト凹部の内壁、前記コンタクト孔の前記第1部分の内壁、および、前記コンタクト孔の前記第2部分の内壁に沿って形成されたバリア電極層とを含む。
【0010】
本発明の他の局面に係る半導体装置の製造方法は、半導体層上に絶縁層を形成する工程と、前記絶縁層を選択的に掘り下げることにより、当該絶縁層の表面側で開口する第1部分と、前記第1部分の開口幅よりも狭い開口幅を有し、当該絶縁層の裏面側で開口する第2部分とを含むコンタクト孔を形成する工程と、前記コンタクト孔の前記第2部分から露出する前記半導体層を掘り下げることにより、前記コンタクト孔の前記第1部分の開口幅よりも狭い開口幅を有するコンタクト凹部を前記半導体層に形成する工程と、前記コンタクト孔の前記第1部分の内壁、前記コンタクト孔の前記第2部分の内壁、および前記コンタクト凹部の内壁に沿ってバリア電極層を形成する工程とを含む。
【発明の効果】
【0011】
本発明の一局面に係る半導体装置では、絶縁層に形成されたコンタクト孔が、半導体層に形成されたコンタクト凹部の開口幅よりも広い開口幅を有する第1部分を有している。これにより、コンタクト孔の第1部分の開口幅に応じた分だけ、当該コンタクト孔のアスペクト比を低減できる。よって、コンタクト凹部およびコンタクト孔が一体となった凹部全体のアスペクト比も低減できるから、これらコンタクト凹部およびコンタクト孔が一体となった凹部内に良好な成膜性でコンタクト電極を形成できる。
【0012】
また、半導体層上の絶縁層に形成されたコンタクト孔の形状を工夫することによって、コンタクト凹部およびコンタクト孔に対するコンタクト電極の成膜性を向上させることができるから、半導体層に形成されるコンタクト凹部の開口幅を必要以上に大きくしなくて済む。よって、微細化を良好に図ることができる。
本発明の一局面に係る半導体装置の製造方法によれば、上記一局面に係る半導体装置と同様の効果を奏することのできる半導体装置を製造できる。
【0013】
本発明の他の局面に係る半導体装置では、絶縁層に形成されたコンタクト孔が、半導体層に形成されたコンタクト凹部の開口幅よりも広い開口幅を有する第1部分を有している。これにより、コンタクト孔の第1部分の開口幅に応じた分だけ、当該コンタクト孔のアスペクト比を低減できる。よって、コンタクト凹部およびコンタクト孔が一体となった凹部全体のアスペクト比も低減できるから、コンタクト凹部およびコンタクト孔が一体となった凹部内に良好な成膜性でバリア電極層を形成できる。
【0014】
また、半導体層上の絶縁層に形成されたコンタクト孔の形状を工夫することによって、コンタクト凹部およびコンタクト孔に対するバリア電極層の成膜性を向上させることができるから、半導体層に形成されるコンタクト凹部の開口幅を必要以上に大きくしなくて済む。よって、微細化を良好に図ることができる。
本発明の他の局面に係る半導体装置の製造方法によれば、上記他の局面に係る半導体装置と同様の効果を奏することのできる半導体装置を製造できる。
【図面の簡単な説明】
【0015】
図1は、本発明の一実施形態に係る半導体装置の平面図である。
図2(a)は、図1のIIa-IIa線に沿う部分の縦断面図であり、図2(b)は、図1のIIb-IIb線に沿う部分の縦断面図である。
図3は、図2(a)の二点鎖線IIIによって取り囲まれた部分の拡大図である。
図4は、図1の半導体装置のターンオフ時のスイッチング特性のシミュレーション結果を示すグラフである。
図5Aは、図1の半導体装置の一製造工程を示す縦断面図であって、図5A(a)は、図1のIIa-IIa線に対応する部分の縦断面図であり、図5A(b)は、図1のIIb-IIb線に対応する部分の縦断面図である。
図5Bは、図5Aの後の工程を示す縦断面図である。
図5Cは、図5Bの後の工程を示す縦断面図である。
図5Dは、図5Cの後の工程を示す縦断面図である。
図5Eは、図5Dの後の工程を示す縦断面図である。
図5Fは、図5Eの後の工程を示す縦断面図である。
図5Gは、図5Fの後の工程を示す縦断面図である。
図5Hは、図5Gの後の工程を示す縦断面図である。
図5Iは、図5Hの後の工程を示す縦断面図である。
図5Jは、図5Iの後の工程を示す縦断面図である。
図6Aは、エミッタコンタクト孔を形成する工程を示す拡大図である。
図6Bは、図6Aの後の工程を示す拡大図である。
図6Cは、図6Bの後の工程を示す拡大図である。
図7Aは、低抵抗層およびバリア電極層を形成する工程を示す拡大図である。
図7Bは、図7Aの後の工程を示す拡大図である。
図7Cは、図7Bの後の工程を示す拡大図である。
【発明を実施するための形態】
【0016】
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体装置1の平面図である。図2(a)は、図1のIIa-IIa線に沿う部分の縦断面図であり、図2(b)は、図1のIIb-IIb線に沿う部分の縦断面図である。図3は、図2(a)の二点鎖線IIIによって取り囲まれた部分の拡大図である。
【0017】
図1を参照して、本実施形態に係る半導体装置1は、本発明の半導体層の一例としてのn−型の半導体基板2を含む。半導体基板2は、本実施形態では、FZ(Floating Zone)法によって形成されたシリコン製のFZ基板からなる。半導体基板2は、平面視四角形状のチップ形状に形成されている。半導体基板2には、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)3が形成されるアクティブ領域4と、その外側の外方領域5とが設定されている。
【0018】
アクティブ領域4は、本実施形態では、半導体基板2の内方領域において、半導体基板2の各側面に平行な4辺を有する平面視四角形状に設定されており、外方領域5は、アクティブ領域4を取り囲むように平面視四角環状に設定されている。半導体基板2の表面上には、IGBT3に電力を供給するための表面電極6が形成されている。この表面電極6には、平面視においてアクティブ領域4の周囲に沿って形成されたゲート電極7と、アクティブ領域4を被覆するように形成されたエミッタ電極8とが含まれる。
【0019】
ゲート電極7は、本実施形態では、ゲートフィンガー9とゲートパッド10とを含む。ゲートフィンガー9は、アクティブ領域4を取り囲むように外方領域5に配置されており、半導体基板2の4つの辺に沿って延びる平面視四角環状に形成されている。ゲートフィンガー9は、アクティブ領域4を3方向から挟み込むように、半導体基板2の3つの辺に沿って形成されていてもよい。
【0020】
ゲートパッド10は、平面視四角形状に形成されており、かつ、半導体基板2の一辺に沿って延びる1つのゲートフィンガー9の長手方向中央部において、当該ゲートフィンガー9と接続されている。ゲートパッド10は、半導体基板2の1つの角部において、互いに直交する方向に延びる2つのゲートフィンガー9と接続されていてもよい。
ゲート電極7によって取り囲まれた領域内には、ゲートフィンガー9の内縁およびゲートパッド10の内縁に沿って帯状に延び、かつ、平面視において無端状(閉環状)を成す絶縁領域11が形成されている。絶縁領域11は、電極材料が存在せずに、後述する絶縁層40がゲート電極7およびエミッタ電極8から露出する領域である。エミッタ電極8は、絶縁領域11によって取り囲まれた領域内に形成されている。
【0021】
図2を参照して、半導体基板2は、その裏面側から順に、p−型のコレクタ領域20、n型のFS(Field Stop)領域21、n−型のドリフト領域22およびp+型のチャネル領域23を含む。アクティブ領域4とは、本実施形態では、平面視においてチャネル領域23の周縁によって取り囲まれた領域によって定義される。つまり、アクティブ領域4は、本実施形態では、チャネル領域23を半導体基板2の表面および裏面に投影した領域である。
【0022】
図2(a)を参照して、アクティブ領域4において半導体基板2の表層部には、複数の第1トレンチゲート構造24が形成されている。各第1トレンチゲート構造24は、たとえば平面視帯状に延びるように形成されており、半導体基板2に形成されたゲートトレンチ25にゲート絶縁膜26を挟んで埋め込まれた埋め込みゲート電極27を含む。ゲートトレンチ25は、チャネル領域23を貫通しており、ドリフト領域22内に位置する底部を有している。ゲート絶縁膜26は、本実施形態では、半導体基板2の表面も被覆している。
【0023】
各第1トレンチゲート構造24の側方には、半導体基板2の表面側から裏面側に向かって、n+型のエミッタ領域28(第1半導体領域)、前述のp−型のチャネル領域23(第2半導体領域)およびn−型のドリフト領域22(第3半導体領域)が、この順で形成されている。p−型のチャネル領域23は、互いに隣り合う複数の第1トレンチゲート構造24に共有されている。
【0024】
図2(b)を参照して、チャネル領域23の表層部には、さらに、第1トレンチゲート構造24に電力を供給するための第2トレンチゲート構造31が形成されている。第2トレンチゲート構造31は、複数の第1トレンチゲート構造24を取り囲むように、チャネル領域23の周縁に沿って形成されている。図2(b)では、第2トレンチゲート構造31において、第1トレンチゲート構造24が延びる方向の直交方向に沿って形成された部分が示されている。第2トレンチゲート構造31は、平面視において帯状に延び、かつ、無端状(閉環状)を成していてもよい。
【0025】
第2トレンチゲート構造31は、前述の第1トレンチゲート構造24と同様に、半導体基板2に形成されたゲートトレンチ25にゲート絶縁膜26を挟んで埋め込まれた埋め込みゲート電極27を含む。第1トレンチゲート構造24のゲートトレンチ25と、第2トレンチゲート構造31のゲートトレンチ25とは、互いに連通するように形成されている。これにより、第1トレンチゲート構造24の埋め込みゲート電極27と、第2トレンチゲート構造31の埋め込みゲート電極27とが互いに電気的に接続されている。
【0026】
第2トレンチゲート構造31における埋め込みゲート電極27は、ゲートトレンチ25から外方領域5側に引き出され、当該外方領域5において半導体基板2の表面を被覆する引き出し部27Aを含む。引き出し部27Aは、少なくともゲート電極7のゲートフィンガー9直下に配置されている。
半導体基板2の表面上には、第1トレンチゲート構造24および第2トレンチゲート構造31を覆うように絶縁層40が形成されている。図3を参照して、本実施形態では、絶縁層40は、半導体基板2の表面側からこの順に形成された第1絶縁膜41、第2絶縁膜42および第3絶縁膜43を含む積層構造を有している。第1絶縁膜41、第2絶縁膜42および第3絶縁膜43は、それぞれ互いに異なるエッチング選択比および異なる厚さを有している。
【0027】
第1絶縁膜41は、たとえばNSG(None doped Silicate Glass)からなり、500Å以上2000Å以下(本実施形態では1000Å程度)の厚さを有している。第2絶縁膜42は、たとえばBPSG(Boron Phosphorus Silicate Glass)からなり、4000Å以上6000Å以下(本実施形態では5000Å程度)の厚さを有している。第3絶縁膜43は、たとえばPSG(Phosphorus Silicate Glass)からなり、3000Å以上5000Å以下(本実施形態では4000Å程度)の厚さを有している。
【0028】
図2(a)および図3を参照して、本実施形態に係る半導体装置1は、半導体基板2(チャネル領域23)の表層部に形成されたコンタクト凹部51と、コンタクト凹部51と連通するように絶縁層40に所定の態様で形成されたエミッタコンタクト孔52と、チャネル領域23に電気的に接続されるように、コンタクト凹部51およびエミッタコンタクト孔52に埋め込まれたエミッタコンタクト電極53とを含む。
【0029】
半導体基板2に形成されたコンタクト凹部51は、チャネル領域23の表層部において、複数の第1トレンチゲート構造24間の領域に形成されている。コンタクト凹部51は、たとえば平面視において各第1トレンチゲート構造24と同一の方向に沿って延びる帯状に形成されている。コンタクト凹部51は、エミッタ領域28を半導体基板2の厚さ方向に貫通しており、当該コンタクト凹部51の底部は、チャネル領域23内に位置している。
【0030】
半導体基板2の厚さ方向に関して、コンタクト凹部51の深さは、第1トレンチゲート構造24(ゲートトレンチ25)の深さよりも小さい。コンタクト凹部51は、当該コンタクト凹部51の外側に向かって上り傾斜する内壁を含み、これによって、コンタクト凹部51は、半導体基板2の表面側に向かって開口幅が徐々に広がるように形成されていてもよい。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

ローム株式会社
電源装置
ローム株式会社
光センサ
ローム株式会社
調光回路
ローム株式会社
電子装置
ローム株式会社
電源装置
ローム株式会社
電子部品
ローム株式会社
電子装置
ローム株式会社
電源回路
ローム株式会社
電子部品
ローム株式会社
電子部品
ローム株式会社
駆動回路
ローム株式会社
電子装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
リニア電源
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
熱検知装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
受発光装置
ローム株式会社
半導体装置
ローム株式会社
チップ部品
続きを見る