TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021065093
公報種別公開特許公報(A)
公開日20210422
出願番号2020217293
出願日20201225
発明の名称半導体装置
出願人ローム株式会社
代理人特許業務法人あい特許事務所
主分類H02M 3/155 20060101AFI20210326BHJP(電力の発電,変換,配電)
要約【課題】チャネル形成領域のレイアウトを工夫することにより温度上昇を抑制できる半導体装置を提供する。
【解決手段】半導体装置は、機能素子が形成されたアクティブ領域9を有する設定された基板と、アクティブ領域の中央部に形成された第1機能素子形成領域15と、アクティブ領域において第1機能素子形成領域の周囲に形成された周囲機能素子形成領域とを含む。第1機能素子形成領域は、周囲機能素子形成領域よりも高いオン抵抗を有している。周囲機能素子形成領域は、第2機能素子形成領域16と、第2機能素子形成領域よりも高いオン抵抗を有する第3機能素子形成領域17とを含む。
【選択図】図17
特許請求の範囲【請求項1】
機能素子が形成されたアクティブ領域を有する基板と、
前記アクティブ領域の中央部に形成された第1機能素子形成領域と、
前記アクティブ領域において前記第1機能素子形成領域の周囲に形成された周囲機能素子形成領域とを含み、
前記第1機能素子形成領域は、前記周囲機能素子形成領域よりも高いオン抵抗を有している、半導体装置。
続きを表示(約 1,700 文字)【請求項2】
前記周囲機能素子形成領域は、第2機能素子形成領域と、前記第2機能素子形成領域よりも高いオン抵抗を有する第3機能素子形成領域とを含み、
前記第3機能素子形成領域が前記第1機能素子形成領域の周囲に配置され、前記第2機能素子形成領域が前記第3機能素子形成領域の周囲に配置されている、請求項1に記載の半導体装置。
【請求項3】
前記第1機能素子形成領域が形成された前記アクティブ領域の中央部から周縁部に向けてオン抵抗が徐々に減少している、請求項1または2に記載の半導体装置。
【請求項4】
前記第1機能素子形成領域および前記周囲機能素子形成領域は、それぞれ、電流経路となるチャネル形成領域を含み、
前記第1機能素子形成領域の単位面積当たりに占める前記チャネル形成領域の第1面積は、周囲機能素子形成領域単位面積当たりに占める前記チャネル形成領域の第2面積よりも小さい、請求項1〜3のいずれか一項に記載の半導体装置。
【請求項5】
前記第1機能素子形成領域、前記第2機能素子形成領域および前記第3機能素子形成領域は、それぞれ、同一の方向に沿って直線状に形成された複数本のゲート構造の間に形成され、かつ電流経路となるチャネル形成領域を含み、
前記第1機能素子形成領域の前記チャネル形成領域は、前記ゲート構造の長さ方向に沿って千鳥状に配列された複数のチャネル形成領域を含む、請求項2に記載の半導体装置。
【請求項6】
前記第1機能素子形成領域の前記複数のチャネル形成領域は、各前記ゲート構造について見ると、前記ゲート構造の長さ方向に沿って、各前記ゲート構造の一方の側面側および他方の側面側に交互に間隔を空けて配列されている、請求項5に記載の半導体装置。
【請求項7】
前記第2機能素子形成領域の前記チャネル形成領域は、葛折り状に形成されている、請求項5または6に記載の半導体装置。
【請求項8】
前記第2機能素子形成領域において、前記ゲート構造と交差する横方向において、一方の前記ゲート構造側に形成されたチャネル形成領域は、他方の前記ゲート構造側に形成されたチャネル形成領域と一体的に形成されている、請求項7に記載の半導体装置。
【請求項9】
前記第3機能素子形成領域の前記チャネル形成領域は、前記ゲート構造の長さ方向に沿って互いに角部で接する千鳥状に配列された複数のチャネル形成領域を含む、請求項5〜8のいずれか一項に記載の半導体装置。
【請求項10】
前記ゲート構造は、トレンチゲート構造を含む、請求項5〜9のいずれか一項に記載の半導体装置。
【請求項11】
前記基板に形成されたトレンチと、
前記トレンチに絶縁膜を介して埋設されたゲート電極と、
前記第1機能素子形成領域および前記周囲機能素子形成領域における各前記トレンチの側方に位置する前記基板の表層領域に、当該基板の表面側から裏面側に向かって順に形成されたソース領域、ボディ領域およびドレイン領域とを含む、請求項1〜10のいずれか一項に記載の半導体装置。
【請求項12】
複数の前記トレンチ間に、前記ソース領域外の前記ボディ領域の表面から露出するように形成されたボディコンタクト領域を含み、
前記ボディコンタクト領域は、前記トレンチの側面に接するように形成されている、請求項11に記載の半導体装置。
【請求項13】
前記ボディコンタクト領域は、前記トレンチに接しない側の端部が前記ソース領域を選択的に被覆するオーバラップ部を含む、請求項12に記載の半導体装置。
【請求項14】
前記第1機能素子形成領域のダイナミッククランプ耐量は、前記周囲機能素子形成領域のダイナミッククランプ耐量よりも大きい、請求項1〜13のいずれか一項に記載の半導体装置。
【請求項15】
前記第1機能素子形成領域の発熱量は、前記周囲機能素子形成領域の発熱量よりも小さい、請求項1〜14のいずれか一項に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本発明は、半導体装置に関する。
続きを表示(約 9,400 文字)【背景技術】
【0002】
特許文献1には、トレンチゲート型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を備えた半導体装置が開示されている。この半導体装置は、複数本のトレンチが形成された半導体基板と、ゲート絶縁膜を挟んでトレンチに埋設されたゲート電極と、トレンチの側方に基板の表面側から深さ方向に向かって順に形成されたn型ソース領域、p型ボディ領域およびn型ドリフト領域とを備えている。
【先行技術文献】
【特許文献】
【0003】
特開2010−267677号公報
特開2015−149402号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1の半導体装置は、各トレンチの両側面側の全域に電流経路となるチャネル形成領域が設けられており、当該チャネル形成領域の通電に伴ってトレンチの両側面側の全域で熱が発生する構成とされている。このような構成の場合、トレンチの両側面側で発生した熱が当該トレンチの両側面側の全域で相互作用する虞があり、基板において過渡的および局所的に高温になる部分が生じ易いという課題がある。
【0005】
ところで、特許文献1のような半導体装置は、誘導性負荷に接続され、ターンオフ時に当該誘導性負荷から放出されるエネルギーを吸収する機能が要求されることがある。誘導性負荷から半導体装置に与えられるエネルギーが所定値を超えると、半導体装置は、温度上昇によって故障する虞がある。誘導性負荷に蓄積されたエネルギーをどれだけ吸収できるかは、ダイナミッククランプ耐量により表される。ダイナミッククランプ耐量の値が大きいほど、誘導性負荷に蓄積されたエネルギーをより多く吸収できる。
【0006】
特許文献1のような半導体装置では、誘導性負荷のエネルギーを受けると、基板において過渡的および局所的に高温になる部分が生じる結果、その部分で故障が発生し易く、誘導性負荷に蓄積されたエネルギーを吸収できなくなる虞がある。そうすると、良好なダイナミッククランプ耐量を実現することが困難となる。
本願発明者らは、このダイナミッククランプ耐量に関して、温度上昇の小さい半導体装置ほど比較的高い数値を示すことを突き止めた。したがって、単位面積当たりに占めるチャネル形成領域の面積の割合を削減して発熱を抑制することにより、ダイナミッククランプ耐量の向上を図ることができると考えられる。しかし、この場合には、チャネル形成領域の面積が小さくなるから、オン抵抗が増大するという背反の問題がある。
【0007】
そこで、本開示は、チャネル形成領域のレイアウトを工夫することにより温度上昇を抑制できる半導体装置を提供する。
また、本開示は、オン抵抗の増加を抑制しつつ、ダイナミッククランプ耐量を増加させることのできる半導体装置を提供する。
【課題を解決するための手段】
【0008】
本開示の半導体装置は、基板と、前記基板に形成された複数のトレンチと、各前記トレンチに沿って配列され、電流経路となるチャネル形成領域を含む複数の機能素子形成領域とを含む。前記複数の機能素子形成領域は、単位面積当たりに占める前記チャネル形成領域の面積が相対的に小さい第1機能素子形成領域と、単位面積当たりに占める前記チャネル形成領域の面積が相対的に大きい第2機能素子形成領域とを含む。この構成において、前記第1機能素子形成領域を、熱の発生を抑制すべき領域に設けることとした。
【発明の効果】
【0009】
本開示の半導体装置では、第1機能素子形成領域は、単位面積当たりに占めるチャネル形成領域の面積が第2機能素子形成領域と比較して相対的に小さくされている。つまり、第1機能素子形成領域は、発熱量が相対的に少なく、かつ、ダイナミッククランプ耐量が相対的に高い構成とされている。したがって、この第1機能素子形成領域を熱の発生を抑制すべき領域に設けることによって、温度上昇を良好に抑制できると同時に、ダイナミッククランプ耐量を増加させることができる。
【0010】
その一方で、第2機能素子形成領域は、単位面積当たりに占めるチャネル形成領域の面積が第1機能素子形成領域と比較して相対的に大きくされている。したがって、第2機能素子形成領域では、相対的に大きい面積のチャネル形成領域によって比較的に広い面積の電流経路を確保できるから、第1機能素子形成領域と併存させることによって、電流経路が全体的に減少するのを抑制できる。これにより、オン抵抗が増加するのを抑制できる。
【0011】
以上のように、本開示の半導体装置によれば、チャネル形成領域のレイアウトを工夫することによって温度上昇を抑制できる。また、本開示の半導体装置によれば、オン抵抗の増加を抑制しつつ、ダイナミッククランプ耐量を増加させることができる。
【図面の簡単な説明】
【0012】
図1は、本開示の第1実施形態にかかる半導体パッケージの斜視図である。
図2は、図1に示す半導体パッケージの平面図(封止樹脂を省略)である。
図3は、図1に示す半導体パッケージの底面図である。
図4は、図2のIV−IV線に沿う断面図である。
図5は、図2のV−V線に沿う断面図(封止樹脂を省略)である。
図6は、図1に示す半導体パッケージの半導体装置の要部平面図である。
図7は、図6のVII−VII線に沿う部分断面図である。
図8は、図1に示す半導体パッケージの放熱体の正面図である。
図9は、本開示の第2実施形態にかかる半導体パッケージの斜視図である。
図10は、図9に示す半導体パッケージの平面図(封止樹脂を省略)である。
図11は、図9に示す半導体パッケージの底面図である。
図12は、図9のXII−XII線に沿う断面図である。
図13は、図9のXIII−XIII線に沿う断面図である。
図14は、図9に示す半導体パッケージの半導体装置の要部平面図である。
図15Aは、本開示の一実施形態に係る半導体装置を示す概略構成図であり、図15Bは、アクティブ領域を示す拡大平面図である。
図16は、前記半導体装置の内部の電気的構造の一例を示す電気回路図である。
図17は、前記アクティブ領域を示す拡大平面図であって、基板上の構成が取り除かれた図である。
図18Aは、図17に示される第1機能素子形成領域を示す拡大平面図である。
図18Bは、図17に示される第2機能素子形成領域を示す拡大平面図である。
図18Cは、図17に示される第3機能素子形成領域を示す拡大平面図である。
図19Aは、図18Aに示されるXIXA−XIXA線に沿う縦断面図である。
図19Bは、図18Aに示されるXIXB−XIXB線に沿う縦断面図である。
図20は、オン抵抗−ダイナミッククランプ耐量特性を示すグラフである。
図21は、ボンディングワイヤと機能素子形成領域との配置の関係を説明するための平面図である。
図22は、ボンディングワイヤと機能素子形成領域との別の配置の関係を説明するための平面図である。
図23Aは、前記アクティブ領域に形成されたパワーMISFETの製造方法の一工程を示す縦断面図である。
図23Bは、図23Aの次の工程を示す縦断面図である。
図23Cは、図23Bの次の工程を示す縦断面図である。
図23Dは、図23Cの次の工程を示す縦断面図である。
図23Eは、図23Dの次の工程を示す縦断面図である。
図23Fは、図23Eの次の工程を示す縦断面図である。
図23Gは、図23Fの次の工程を示す縦断面図である。
図24は、前記半導体装置が組み込まれた半導体パッケージを示す平面図であり、その一部が切り欠いて示されている。
【発明を実施するための形態】
【0013】
以下では、本開示の実施形態を、添付図面を参照して詳細に説明する。
<第1実施形態>
図1〜図8に基づき、本開示の第1実施形態にかかる半導体パッケージA10について説明する。半導体パッケージA10は、半導体装置11、接合層12、第1リード21、第2リード22、第3リード23、第1ボンディングワイヤ31、第2ボンディングワイヤ32、複数の放熱体4、外装めっき層51、内装めっき層52および封止樹脂6を備える。なお、以下では、半導体パッケージA10を半導体装置A10と称し、半導体装置11を半導体素子11と称してもよい。
【0014】
図1は、半導体パッケージA10の斜視図である。図2は、半導体パッケージA10の平面図である。図3は、半導体パッケージA10の底面図である。図4は、図2のIV−IV線に沿う断面図である。図5は、図2のV−V線に沿う断面図である。図6は、半導体パッケージA10の半導体装置11の要部平面図である。図7は、図6のVII−VII線に沿う部分断面図である。図8は、半導体パッケージA10の放熱体4の正面図である。なお、図2および図5は、理解の便宜上、封止樹脂6を省略している。図2および図5において省略した封止樹脂6は、想像線(二点鎖線)で示している。
【0015】
これらの図に示す半導体パッケージA10は、たとえば自動車電装の回路基板に表面実装される形式のものである。ここで、説明の便宜上、半導体装置11の厚さ方向Z(以下、単に「厚さ方向Z」という。)に対して直角である平面図の下方向を第1方向X1と、第1方向X1とは反対方向である平面図の上方向を第2方向X2と、厚さ方向Z、第1方向X1および第2方向X2に対していずれも直角である平面図の左右方向を第3方向Yとそれぞれ定義する。本実施形態にかかる半導体パッケージA10の封止樹脂6に覆われた部分は、厚さ方向Z視である平面視(以下、単に「平面視」という。)の形状が矩形状である。
【0016】
半導体装置11は、半導体パッケージA10の機能の中枢となる素子である。本実施形態にかかる半導体装置11は、パワーMOSFETまたはIGBTである。半導体装置11は、素子主面111および素子裏面112を有する。図4および図5に示すように、素子主面111および素子裏面112は、厚さ方向Zにおいて互いに反対側を向いている。
素子主面111は、図4および図5に示す半導体装置11の上面である。図2および図6に示すように、素子主面111には、第2電極111aおよび第3電極111bが形成されている。半導体装置11がパワーMOSFETである場合、第2電極111aはソース電極、第3電極111bはゲート電極である。また、半導体装置11がIGBTである場合、第2電極111aはエミッタ電極、第3電極111bはゲート電極である。第2電極111aの面積は、第3電極111bの面積よりも大である。本実施形態においては、第2電極111aおよび第3電極111bの双方は、互いに積層されたCu層およびAl層から構成される。また、第2電極111aに第1ボンディングワイヤ31が接続され、第3電極111bに第2ボンディングワイヤ32が接続されている。さらに、第2電極111aには、複数の放熱体4が形成されている。
【0017】
図6および図7に示すように、本実施形態にかかる素子主面111には、電気絶縁性を有し、かつ第2電極111aおよび第3電極111bの周囲を取り囲むパッシベーション膜111cが形成されている。パッシベーション膜111cは、たとえばプラズマCVD法により形成されたSi
3

4
層と、塗布により形成されたポリイミド層とが互いに積層されたものである。
【0018】
素子裏面112は、図4および図5に示す半導体装置11の下面である。素子裏面112の全面にわたって第1電極112aが形成されている。半導体装置11がパワーMOSFETである場合、第1電極112aはドレイン電極である。また、半導体装置11がIGBTである場合、第1電極112aはコレクタ電極である。
接合層12は、図4および図5に示すように、導電性を有し、かつ半導体装置11と後述する第1リード21の第1パッド部211との間に介在する部材である。接合層12によって、半導体装置11はダイボンディングにより第1パッド部211に搭載され、かつ第1電極112aと第1リード21との導通が確保される。接合層12は、たとえばAgを含むエポキシ樹脂を主剤とした合成樹脂(いわゆるAgペースト)からなる。
【0019】
第1リード21、第2リード22および第3リード23は、導電性を有し、かつ回路基板に接合されることにより半導体パッケージA10と回路基板との導電経路を構成する部材である。第1リード21、第2リード22および第3リード23は、いずれも同一のリードフレームを由来とした部材であり、本実施形態にかかる当該リードフレームはCuを主成分とする合金からなる。
【0020】
第1リード21は、第1パッド部211、第1端子部212および中間連絡部213を含む。第1パッド部211は、図2、図4および図5に示すように、半導体装置11を搭載し、かつ素子裏面112に形成された第1電極112aに導通する部分である。第1パッド部211は、パッド主面211aおよびパッド裏面211bを有する。パッド主面211aは、図4および図5に示す第1パッド部211の上面である。パッド主面211aは、半導体装置11が搭載される面である。図2に示すように、パッド主面211aには、半導体装置11よりも面積が大である内装めっき層52が形成されている。よって、図4および図5に示すように、接合層12は、第1電極112aと内装めっき層52との双方に接している。また、パッド裏面211bは、図4および図5に示す第1パッド部211の下面である。図3に示すように、パッド裏面211bは、全面にわたって封止樹脂6から露出している。図5および図6に示すように、パッド裏面211bは外装めっき層51に覆われている。パッド主面211aおよびパッド裏面211bは、厚さ方向Zにおいて互いに反対側を向き、かつともに平たんである。さらに、図2〜図4に示すように、第1パッド部211には、パッド主面211aからパッド裏面211bまでに至るパッド貫通孔211cが、半導体装置11から離間して形成されている。パッド貫通孔211cの形状は、円形状である。
【0021】
第1端子部212は、図1〜図3に示すように、第1方向X1に沿って延出し、かつ一部が封止樹脂6から露出した部分である。図4に示すように、第1端子部212の封止樹脂6から露出した部分は、外装めっき層51に覆われている。第1端子部212は、中間連絡部213、第1パッド部211および接合層12を介して第1電極112aに導通している。したがって、半導体装置11がパワーMOSFETである場合、第1端子部212は半導体パッケージA10のドレイン端子である。また、半導体装置11がIGBTである場合、第1端子部212は半導体パッケージA10のコレクタ端子である。
【0022】
中間連絡部213は、図2および図4に示すように、第1パッド部211と第1端子部212とにつながる部分である。図4に示すように、厚さ方向Zにおいて、第1パッド部211と第1端子部212との位置が異なり、第1パッド部211は第1端子部212よりも図4の下方に位置している。よって、中間連絡部213は、第1パッド部211および第1端子部212に対して傾斜している。中間連絡部213は、全体にわたって封止樹脂6に覆われている。
【0023】
第2リード22は、図1〜図3に示すように、素子主面111に形成された第2電極111aに導通し、かつ第1方向X1に沿って延出する部材である。第2リード22は、第1リード21から離間して配置され、かつ第3方向Yにおいて、第1端子部212の片側に位置している。第2リード22は、第2パッド部221および第2端子部222を含む。第2パッド部221は、図2に示すように、第3方向Yの長さが第2端子部222よりも長く、かつ全体が封止樹脂6に覆われた部分である。図5に示す第2パッド部221の上面には内装めっき層52が形成され、内装めっき層52が形成された部分に第1ボンディングワイヤ31が接続されている。
【0024】
第2端子部222は、図1〜図3に示すように、第1方向X1に沿って延出し、かつ一部が封止樹脂6から露出した部分である。第2端子部222は、第2パッド部221につながっている。第2端子部222の封止樹脂6から露出した部分は、図4に示す第1端子部212と同様に外装めっき層51に覆われている。第2端子部222は、第2パッド部221および第1ボンディングワイヤ31を介して第2電極111aに導通している。したがって、半導体装置11がパワーMOSFETである場合、第2端子部222は半導体パッケージA10のソース端子である。また、半導体装置11がIGBTである場合、第2端子部222は半導体パッケージA10のエミッタ端子である。
【0025】
第3リード23は、図1〜図3に示すように、素子主面111に形成された第3電極111bに導通し、かつ第1方向X1に沿って延出する部材である。第3リード23は、第1リード21から離間して配置され、かつ第3方向Yにおいて、第1端子部212に対して第2リード22とは反対側に位置している。第3リード23は、第3パッド部231および第3端子部232を含む。第3パッド部231は、図2に示すように第3方向Yの長さが第3端子部232よりも長く、かつ全体が封止樹脂6に覆われた部分である。図5に示す第3パッド部231の上面には内装めっき層52が形成され、内装めっき層52が形成された部分に第2ボンディングワイヤ32が接続されている。
【0026】
第3端子部232は、図1〜図3に示すように、第1方向X1に沿って延出し、かつ一部が封止樹脂6から露出した部分である。第3端子部232は、第3パッド部231につながっている。第3端子部232の封止樹脂6から露出した部分は、図4に示す第1端子部212と同様に外装めっき層51に覆われている。第3端子部232は、第3パッド部231および第2ボンディングワイヤ32を介して第3電極111bに導通している。したがって、半導体装置11がパワーMOSFETまたはIGBTである場合、第3端子部232は半導体パッケージA10のゲート端子である。
【0027】
図1〜図3に示すように、第1端子部212、第2リード22および第3リード23は、いずれも第3方向Yに沿って配置され、第3方向Yにおいて第1端子部212は、第2リード22と第3リード23との間に位置している。また、図1および図4に示すように、厚さ方向Zにおける第1端子部212、第2リード22および第3リード23の位置がいずれも等しい。
【0028】
第1ボンディングワイヤ31は、図2および図6に示すように、導電性を有し、かつ第2電極111aと第2リード22とを接続する部材である。本実施形態にかかる第1ボンディングワイヤ31は複数からなり、複数の第1ボンディングワイヤ31によって第2電極111aと第2リード22とが接続されている。本実施形態においては、第2電極111aと第2リード22とを接続する第1ボンディングワイヤ31の配置本数は3本であるが、あくまでも例示であるため、実際の第1ボンディングワイヤ31の配置本数はこれに限定されない。図6および図7に示すように、第1ボンディングワイヤ31の先端には平面視形状が円形状のボンディング部311が形成され、ボンディング部311が第1電極112aに接している。ボンディング部311は、一般的なワイヤボンディングによって形成される、いわゆるボールボンディング部である。本実施形態にかかる第1ボンディングワイヤ31はCuからなり、かつワイヤ径は30〜70μmである。
【0029】
第2ボンディングワイヤ32は、図2および図6に示すように、導電性を有し、かつ第3電極111bと第3リード23とを接続する部材である。第2ボンディングワイヤ32の形状および材料は特に限定されず、たとえば第1ボンディングワイヤ31の形状および材料と同一であってもよい。
複数の放熱体4は、図6および図7に示すように、ボンディング部311に離間して第2電極111aに形成された部材である。複数の放熱体4のそれぞれの形状は、いずれもボンディング部311の形状と同一である。放熱体4は、第1ボンディングワイヤ31と同一の金属からなり、本実施形態においては、放熱体4はCuからなる。図8に示すように、本実施形態にかかる放熱体4は、直径dが60〜100μmであり、かつ厚さt(厚さ方向Zにおける長さ)が10〜30μmである。また、本実施形態においては、第2電極111aにおいてボンディング部311および複数の放熱体4は格子状に配置され、放熱体4はボンディング部311に隣接して配置されている。
【0030】
外装めっき層51は、図4および図5に示すように、封止樹脂6から露出した第1リード21のパッド裏面211bおよび第1端子部212を覆って形成されている。また、外装めっき層51は、第1リード21の第1端子部212と同様に、封止樹脂6から露出した第2リード22の第2端子部222および第3リード23の第3端子部232を覆って形成されている。本実施形態にかかる外装めっき層51は、Snを主成分とする合金からなる。当該合金として具体的には、Sn−Sb系合金またはSn−Ag合金などの鉛フリーはんだである。外装めっき層51は、電解めっきにより形成される。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

ローム株式会社
電源装置
ローム株式会社
光センサ
ローム株式会社
調光回路
ローム株式会社
電子装置
ローム株式会社
電源装置
ローム株式会社
電子部品
ローム株式会社
電子装置
ローム株式会社
電源回路
ローム株式会社
電子部品
ローム株式会社
電子部品
ローム株式会社
駆動回路
ローム株式会社
電子装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
リニア電源
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
熱検知装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
受発光装置
ローム株式会社
半導体装置
ローム株式会社
チップ部品
続きを見る