TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021061331
公報種別公開特許公報(A)
公開日20210415
出願番号2019184891
出願日20191008
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20210319BHJP(基本的電気素子)
要約【課題】導通損失を低減させることが可能な半導体装置を提供することにある。
【解決手段】半導体装置A1は、半導体素子1と、半導体素子2と、半導体素子1および半導体素子2を覆う封止部材7と、一部が封止部材7から露出し、かつ、封止部材7の内部で半導体素子1に導通接続されたリードフレーム3と、一部が封止部材7から露出し、かつ、封止部材7の内部で半導体素子2に導通接続されたリードフレーム4と、を備えている。リードフレーム3は、半導体素子1が搭載された搭載部311を含み、リードフレーム4は、半導体素子2が搭載された搭載部411を含む。搭載部311は、半導体素子1に対向する搭載面(主面311a)を有し、搭載部は411、半導体素子2に対向する搭載面(主面411a)を有する。主面311aと主面411aとは、封止部材7の厚さ方向に見て重なることを特徴とする。
【選択図】図8
特許請求の範囲【請求項1】
第1半導体素子と、
第2半導体素子と、
前記第1半導体素子および前記第2半導体素子を覆う封止部材と、
一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第1半導体素子に導通接続された第1リードフレームと、
一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第2半導体素子に導通接続された第2リードフレームと、
を備えており、
前記第1リードフレームは、前記第1半導体素子が搭載された第1搭載部を含み、
前記第2リードフレームは、前記第2半導体素子が搭載された第2搭載部を含み、
前記第1搭載部は、前記第1半導体素子に対向する第1搭載面を有し、
前記第2搭載部は、前記第2半導体素子に対向する第2搭載面を有し、
前記第1搭載面と前記第2搭載面とは、前記封止部材の厚さ方向に見て重なる、
ことを特徴とする半導体装置。
続きを表示(約 1,800 文字)【請求項2】
前記第1搭載部および前記第2搭載部に挟まれた導通部材をさらに備えており、
前記第1搭載部と前記第2搭載部とが、前記導通部材を介して導通する、
請求項1に記載の半導体装置。
【請求項3】
前記第1搭載部、前記導通部材および前記第2搭載部に跨って、前記厚さ方向に貫通する貫通孔が形成されている、
請求項2に記載の半導体装置。
【請求項4】
前記貫通孔には、前記封止部材の一部が形成されており、
当該封止部材の一部は、円筒状である、
請求項3に記載の半導体装置。
【請求項5】
前記第1搭載部は、前記封止部材から露出する第1露出面をさらに有しており、
前記第1露出面は、前記厚さ方向において、前記第1搭載面と離間する、
請求項1ないし請求項4のいずれか一項に記載の半導体装置。
【請求項6】
前記第1搭載面と前記第2搭載面とは、前記厚さ方向に対向している、
請求項1ないし請求項5のいずれか一項に記載の半導体装置。
【請求項7】
前記第2搭載部は、前記封止部材から露出する第2露出面をさらに有しており、
前記第2露出面は、前記厚さ方向において、前記第2搭載面と離間する、
請求項6に記載の半導体装置。
【請求項8】
前記第1半導体素子は、第1主面電極を含み、
前記第1リードフレームは、前記第1主面電極に導通する第1リードを含んでおり、
前記第2半導体素子は、第2主面電極を含み、
前記第2リードフレームは、前記第2主面電極に導通する第2リードを含んでいる、
請求項1ないし請求項7のいずれか一項に記載の半導体装置。
【請求項9】
前記第1リードと前記第2リードとは、前記厚さ方向に見て重なる、
請求項8に記載の半導体装置。
【請求項10】
前記第1リードは、前記封止部材から露出する第1端子部を含み、
前記第2リードは、前記封止部材から露出する第2端子部を含み、
前記第1端子部および前記第2端子部は、各々が屈曲し、かつ、互いに接する、
請求項8または請求項9に記載の半導体装置。
【請求項11】
前記封止部材は、前記厚さ方向に直交する第1方向に互いに離間する一対の側面を有しており、
前記第1リードおよび前記第2リードはそれぞれ、前記一対の側面のいずれか一方から突き出ている、
請求項8ないし請求項10のいずれか一項に記載の半導体装置。
【請求項12】
第1ワイヤをさらに備えており、
前記第1リードは、前記封止部材に覆われた第1パッド部を含み、
前記第1ワイヤは、前記第1パッド部と前記第1主面電極とに接続されている、
請求項8ないし請求項11のいずれか一項に記載の半導体装置。
【請求項13】
第2ワイヤをさらに備えており、
前記第2リードは、前記封止部材に覆われた第2パッド部を含み、
前記第2ワイヤは、前記第2パッド部と前記第2主面電極とに接続されている、
請求項12に記載の半導体装置。
【請求項14】
前記第1半導体素子は、第1裏面電極をさらに含み、
前記第1裏面電極は、前記第1搭載部に導通しており、
前記第2半導体素子は、第2裏面電極をさらに含み、
前記第2裏面電極は、前記第2搭載部に導通している、
請求項8ないし請求項13のいずれか一項に記載の半導体装置。
【請求項15】
前記第1半導体素子と前記第2半導体素子とは、前記厚さ方向に見て重なる、
請求項1ないし請求項14のいずれか一項に記載の半導体装置。
【請求項16】
前記第1半導体素子および前記第2半導体素子はそれぞれ、MOSFETである、
請求項1ないし請求項15のいずれか一項に記載の半導体装置。
【請求項17】
前記第1半導体素子のドレインと前記第2半導体素子のドレインとが、前記封止部材の内部で導通している、
請求項16に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体装置に関する。
続きを表示(約 6,200 文字)【背景技術】
【0002】
従来から、ダイオードやトランジスタなどの半導体素子を樹脂パッケージで覆った半導体装置が知られている(たとえば、特許文献1参照)。特許文献1に記載の半導体装置は、半導体素子と、リードフレームと、樹脂パッケージとを備える。リードフレームは、複数のリードを含んでおり、複数のリードのうちの1つは、ダイボンディングパッドを含む。半導体素子は、ダイボンディングパッドに搭載されている。樹脂パッケージは、半導体素子を覆うとともに、複数のリードの一部ずつを覆っている。各リードにおいて、樹脂パッケージから露出する部分は、半導体装置の端子である。
【先行技術文献】
【特許文献】
【0003】
特開2011−82523号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体素子には、寄生抵抗成分がある。この寄生抵抗成分により、半導体装置は、半導体素子への通電時に、導通損失が発生する。この導通損失は、たとえば寄生抵抗成分による消費電力であり、この消費電力は、たとえば電流値
2
×抵抗値で計算される。電流値は、半導体素子に流れる電流の値であり、抵抗値は、寄生抵抗成分の値である。よって、半導体素子に流れる電流の大きさが大きいほど、導通損失は大きい。
【0005】
本開示は、上記事情に鑑みて考え出されたものであり、その目的は、導通損失を低減させることが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
本開示によって提供される半導体装置は、第1半導体素子と、第2半導体素子と、前記第1半導体素子および前記第2半導体素子を覆う封止部材と、一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第1半導体素子に導通接続された第1リードフレームと、一部が前記封止部材から露出し、かつ、前記封止部材の内部で前記第2半導体素子に導通接続された第2リードフレームと、を備えており、前記第1リードフレームは、前記第1半導体素子が搭載された第1搭載部を含み、前記第2リードフレームは、前記第2半導体素子が搭載された第2搭載部を含み、前記第1搭載部は、前記第1半導体素子に対向する第1搭載面を有し、前記第2搭載部は、前記第2半導体素子に対向する第2搭載面を有し、前記第1搭載面と前記第2搭載面とは、前記封止部材の厚さ方向に見て重なることを特徴とする。
【発明の効果】
【0007】
本開示の半導体装置によれば、導通損失を低減させることが可能となる。
【図面の簡単な説明】
【0008】
第1実施形態にかかる半導体装置を示す斜視図である。
図1に示す斜視図において、封止部材を想像線で示した図である。
図1に示す斜視図において、一部の構成要素を省略した図である。
第1実施形態にかかる半導体装置を示す平面図である。
図4に示す平面図において、封止部材を想像線で示し、かつ、一部の構成要素を省略した図である。
第1実施形態にかかる半導体装置を示す底面図である。
図6に示す底面図において、封止部材を想像線で示し、かつ、一部の構成要素を省略した図である。
図5のVIII−VIII線に沿う断面図である。
図5のIX−IX線に沿う断面図である。
図5のX−X線に沿う断面図である。
第2実施形態にかかる半導体装置を示す斜視図である。
第2実施形態にかかる半導体装置を示す断面図である。
第2実施形態の変形例にかかる半導体装置を示す断面図である。
第2実施形態の変形例にかかる半導体装置を示す断面図である。
第3実施形態にかかる半導体装置を示す斜視図である。
第3実施形態にかかる半導体装置を示す断面図である。
【発明を実施するための形態】
【0009】
本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素には、同じ符号を付して、重複する説明を省略する。
【0010】
<第1実施形態>
図1〜図10は、第1実施形態にかかる半導体装置A1を示している。半導体装置A1は、2つの半導体素子1,2、2つのリードフレーム3,4、導通部材5、複数のワイヤ611,612,621,622、および、封止部材7を備えている。
【0011】
図1は、半導体装置A1の示す斜視図である。図2は、図1に示す斜視図において、封止部材7を想像線(二点鎖線)で示した図である。図3は、図1に示す斜視図において、半導体素子2、リードフレーム4、複数のワイヤ621,622および封止部材7を省略した図である。図4は、半導体装置A1を示す平面図である。図5は、図4に示す平面図において、封止部材7を想像線(二点鎖線)で示し、かつ、一部の構成要素を省略した図である。図5で省略した一部の構成要素は、半導体素子2、リードフレーム4および複数のワイヤ621,622である。図6は、半導体装置A1を示す底面図である。図7は、図6に示す底面図において、封止部材7を想像線(二点鎖線)で示し、かつ、一部の構成要素を省略した図である。図7で省略した一部の構成要素は、半導体素子1、リードフレーム3および複数のワイヤ611,612である。図8は、図5のVIII−VIII線に沿う断面図である。図9は、図5のIX−IX線に沿う断面図である。図10は、図5のX−X線に沿う断面図である。
【0012】
説明の便宜上、互いに直交する3つの方向を、x方向、y方向、z方向と定義する。z方向は、半導体装置A1の厚さ方向である。x方向は、半導体装置A1の平面図(図4,5参照)における左右方向である。y方向は、半導体装置A1の平面図(図4,5参照)における上下方向である。x方向の一方をx1方向、x方向の他方をx2方向という。同様に、y方向の一方をy1方向、y方向の他方をy2方向、z方向の一方をz1方向、z方向の他方をz2方向という。以下の説明において、「平面視」とは、z方向に見たときをいう。z方向が、特許請求の範囲に記載の「厚さ方向」に相当し、y方向が、特許請求の範囲に記載の「第1方向」に相当する。
【0013】
2つの半導体素子1,2は、半導体装置A1の機能中枢となる素子である。各半導体素子1,2は、たとえばMOSFETである。各半導体素子1,2は、MOSFETに限定されず、他のトランジスタであってもよい。また、トランジスタに限定されず、ダイオードあるいはサイリスタなどであってもよい。各半導体素子1,2の構成材料は、たとえばSi(ケイ素)である。この構成材料は、Siに限定されず、SiC(炭化ケイ素)、SiN(窒化ケイ素)、GaAs(ヒ化ガリウム)、GaN(窒化ガリウム)、Ga
2

3
(酸化ガリウム)などであってもよい。
【0014】
半導体素子1は、リードフレーム3に搭載され、リードフレーム3に導通する。半導体素子1は、封止部材7に覆われている。半導体素子1は、図5に示すように、たとえば平面視において矩形状である。
【0015】
半導体素子1は、図8および図9に示すように、素子主面1aおよび素子裏面1bを有する。素子主面1aおよび素子裏面1bは、z方向において、互いに離間する。素子主面1aおよび素子裏面1bはそれぞれ、平坦である。図8および図9に示すように、素子主面1aは、リードフレーム4に対向し、素子裏面1bは、リードフレーム3に対向する。
【0016】
半導体素子1は、図9に示すように、主面電極11および裏面電極12を含んでいる。主面電極11は、図9に示すように、素子主面1aに形成されている。主面電極11は、図5および図9に示すように、ソースパッド111およびゲートパッド112を含んでいる。ソースパッド111は、半導体素子1におけるソース電極である。ゲートパッド112は、半導体素子1におけるゲート電極である。平面視において、ソースパッド111は、ゲートパッド112よりも大きい。ソースパッド111は、図5に示す例示と異なり、複数個に分割されていてもよい。ゲートパッド112は、図5に示すように、たとえば、平面視において、半導体素子1のx1方向の端縁のy方向中央付近に配置されている。ゲートパッド112は、図5に示す例示と異なり、平面視において、半導体素子1の四隅のいずれかに配置されていてもよい。裏面電極12は、図8および図9に示すように、素子裏面1bに形成されている。裏面電極12は、ドレインパッド121を含んでいる。ドレインパッド121は、半導体素子1におけるドレイン電極である。ドレインパッド121は、素子裏面1bの略全面にわたって形成されている。
【0017】
半導体素子1は、図8および図9に示すように、接合材19を介して、リードフレーム3に接合されている。接合材19は、たとえばはんだからなる。このはんだとしては、たとえば、Sn−Sb系合金またはSn−Ag系合金などの鉛フリーはんだ、あるいは、Sn−Pb系合金などの鉛含有はんだが用いられる。接合材19は、はんだに限定されず、銀ペースト、あるいは、焼結金属などであってもよい。
【0018】
半導体素子2は、リードフレーム4に搭載され、リードフレーム4に導通する。半導体素子2は、封止部材7に覆われている。半導体素子2は、図7に示すように、たとえば平面視において矩形状である。
【0019】
半導体素子2は、図8および図9に示すように、素子主面2aおよび素子裏面2bを有する。素子主面2aおよび素子裏面2bは、z方向において、互いに離間する。素子主面2aおよび素子裏面2bはそれぞれ、平坦である。図8および図9に示すように、素子主面2aは、リードフレーム3および素子主面1aに対向し、素子裏面2bは、リードフレーム4に対向する。
【0020】
半導体素子2は、図9に示すように、主面電極21および裏面電極22を含んでいる。主面電極21は、図9に示すように、素子主面2aに形成されている。主面電極21は、図7および図9に示すように、ソースパッド211およびゲートパッド212を含んでいる。ソースパッド211は、半導体素子2におけるソース電極である。ゲートパッド212は、半導体素子2におけるゲート電極である。平面視において、ソースパッド211は、ゲートパッド212よりも大きい。ソースパッド211は、図7に示す例示と異なり、複数個に分割されていてもよい。ゲートパッド212は、図7に示すように、たとえば、平面視において、半導体素子2のx1方向の端縁のy方向中央付近に配置されている。ゲートパッド212は、図7に示す例示と異なり、平面視において、半導体素子2の四隅のいずれかに配置されていてもよい。裏面電極22は、図8および図9に示すように、素子裏面2bに形成されている。裏面電極22は、ドレインパッド221を含んでいる。ドレインパッド221は、半導体素子2におけるドレイン電極である。ドレインパッド221は、素子裏面2bの略全面にわたって形成されている。
【0021】
半導体素子2は、図8および図9に示すように、接合材29を介して、リードフレーム4に接合されている。接合材29は、たとえばはんだからなる。このはんだとしては、たとえば、Sn−Sb系合金またはSn−Ag系合金などの鉛フリーはんだ、あるいは、Sn−Pb系合金などの鉛含有はんだが用いられる。接合材29は、はんだに限定されず、銀ペースト、あるいは、焼結金属などであってもよい。
【0022】
半導体装置A1において、半導体素子1と半導体素子2とは、平面視において重なる。また、ゲートパッド112とゲートパッド212とは、平面視において重なる。
【0023】
リードフレーム3は、半導体素子1が搭載され、半導体素子1に導通する。リードフレーム3は、部分的に封止部材7に覆われ、封止部材7に支持されている。リードフレーム3の構成材料は、たとえば銅あるいは銅合金である。
【0024】
リードフレーム3は、図1および図2に示すように、複数のリード31,32,33を備えている。複数のリード31,32,33は、互いに離間している。
【0025】
リード31は、半導体素子1のドレインパッド121に導通する。リード31は、図5および図8に示すように、搭載部311、端子部312および連結部313を含んでいる。
【0026】
搭載部311は、図5、図8および図9に示すように、半導体素子1が搭載される。半導体素子1は、接合材19により、搭載部311に接合されている。搭載部311は、図8および図9に示すように、主面311aおよび裏面311bを有する。主面311aおよび裏面311bは、z方向において、互いに離間する。主面311aおよび裏面311bはそれぞれ、平坦である。主面311aは、半導体素子1を搭載する搭載面である。主面311aは、半導体素子1(素子裏面1b)に対向する。主面311aと素子裏面1bとの間には、接合材19が介在している。裏面311bは、封止部材7から露出する露出面である。搭載部311は、接合材19を介して、素子裏面1bに形成された裏面電極12(ドレインパッド121)に導通する。
【0027】
端子部312は、封止部材7から露出する。端子部312は、半導体装置A1における外部端子であり、半導体素子1のドレインパッド121に導通するドレイン端子である。端子部312は、棒状であり、y方向に延びている。
【0028】
連結部313は、搭載部311と端子部312とに繋がる。連結部313は、封止部材7に覆われている。連結部313は、図8に示すように、一部がz方向に屈曲している。
【0029】
図8に示すように、搭載部311の厚さ(z方向寸法)は、端子部312および連結部313の各厚さ(z方向寸法)よりも大きい。端子部312は、搭載部311よりもz2方向に位置している。連結部313は、一部が屈曲することで、搭載部311と端子部312とを繋いでいる。
【0030】
リード32は、半導体素子1のソースパッド111に導通する。リード32は、図5に示すように、パッド部321、端子部322および連結部323を含んでいる。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

ローム株式会社
電源装置
ローム株式会社
光センサ
ローム株式会社
調光回路
ローム株式会社
電子装置
ローム株式会社
電源装置
ローム株式会社
電子部品
ローム株式会社
電子装置
ローム株式会社
電源回路
ローム株式会社
電子部品
ローム株式会社
電子部品
ローム株式会社
駆動回路
ローム株式会社
電子装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
リニア電源
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
熱検知装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
受発光装置
ローム株式会社
半導体装置
ローム株式会社
チップ部品
続きを見る