TOP特許意匠商標
特許ウォッチ DM通知 Twitter
公開番号2021057606
公報種別公開特許公報(A)
公開日20210408
出願番号2020207768
出願日20201215
発明の名称半導体積層体
出願人住友電気工業株式会社
代理人個人,個人
主分類H01L 21/205 20060101AFI20210312BHJP(基本的電気素子)
要約【解決手段】半導体積層体は、炭化珪素からなる基板と、基板上に配置され、炭化珪素からなるエピ層と、を備える。エピ層の、基板とは反対側の主面であるエピ主面は、c面に対するオフ角が4°以下であるカーボン面である。エピ主面には、平面視で外形形状が長方形状である複数の第1凹部が形成されている。第1凹部内には、第1凹部よりも深い凹部である第2凹部が形成されている。
【選択図】図3
特許請求の範囲【請求項1】
炭化珪素からなる基板と、
前記基板上に配置され、炭化珪素からなるエピ層と、を備え、
前記エピ層上に、酸化膜を形成するための半導体積層体であって、
前記エピ層の、前記基板とは反対側の主面であるエピ主面は、c面に対するオフ角が4°以下であるカーボン面であり、
前記エピ主面には、平面視で外形形状が長方形状である複数の第1凹部が形成されており、
前記第1凹部内には、前記第1凹部よりも深い凹部である第2凹部が形成されており、
平面視における前記第1凹部の長辺の長さは30μm以下である、半導体積層体。
続きを表示(約 810 文字)【請求項2】
前記第1凹部の深さは1nm以下であり、
前記第2凹部の深さは10nm以上である、請求項1に記載の半導体積層体。
【請求項3】
前記第2凹部の深さは2nm以上である、請求項2に記載の半導体積層体。
【請求項4】
炭化珪素からなる基板と、
前記基板上に配置され、炭化珪素からなるエピ層と、を備え、
前記エピ層上に、酸化膜を形成するための半導体積層体であって、
前記エピ層の、前記基板とは反対側の主面であるエピ主面は、c面に対するオフ角が4°以下であるカーボン面であり、
前記エピ主面には、平面視で外形形状が長方形状である複数の第1凹部が形成されており、
前記第1凹部内には、前記第1凹部よりも深い凹部である第2凹部が形成されており、
前記第1凹部の深さは1nm以下である、半導体積層体。
【請求項5】
前記第2凹部の深さは10nm以上である、請求項4に記載の半導体積層体。
【請求項6】
前記第2凹部の深さは2nm以上である、請求項5に記載の半導体積層体。
【請求項7】
前記第1凹部は、前記エピ層を厚み方向に貫通する貫通転位に接続される、請求項1から請求項6のいずれか1項に記載の半導体積層体。
【請求項8】
前記第2凹部の密度は、前記エピ主面において0cm
−2
を超えている、請求項1から請求項7のいずれか1項に記載の半導体積層体。
【請求項9】
前記第2凹部の密度は、前記エピ主面において1cm
−2
以下である、請求項1から請求項8のいずれか1項に記載の半導体積層体。
【請求項10】
前記基板の直径は100mm以上である、請求項1から請求項9のいずれか1項に記載の半導体積層体。

発明の詳細な説明【技術分野】
【0001】
本発明は半導体積層体に関するものである。
続きを表示(約 6,100 文字)【0002】
本出願は、2015年10月13日出願の日本出願第2015−202024号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
【背景技術】
【0003】
特許文献1では、特定の材料からなる電極をSiC半導体装置に採用する場合において、絶縁膜の信頼性を向上させることにより動作の信頼性を向上させる方策が提案されている。
【先行技術文献】
【特許文献】
【0004】
特開2014−38899号公報
【発明の概要】
【0005】
本開示に従った半導体積層体は、炭化珪素からなる基板と、基板上に配置され、炭化珪素からなるエピ層と、を備える。エピ層の、基板とは反対側の主面であるエピ主面は、c面に対するオフ角が4°以下であるカーボン面である。エピ主面には、平面視で外形形状が長方形状である複数の第1凹部が形成されている。第1凹部内に形成され、第1凹部よりも深い凹部である第2凹部の密度は、エピ主面において10cm
−2
以下である。
【図面の簡単な説明】
【0006】
図1は、半導体積層体の構造の一例を示す概略断面図である。
図2は、エピ主面の状態を示す概略平面図である。
図3は、図2の線分A−Aに沿う断面の一例を示す概略断面図である。
図4は、図2の線分A−Aに沿う断面の一例を示す概略断面図である。
図5は、半導体積層体の概略的な製造方法を示すフローチャートである。
【発明を実施するための形態】
【0007】
[本願発明の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。本願の半導体積層体は、炭化珪素からなる基板と、基板上に配置され、炭化珪素からなるエピ層(エピタキシャル層)と、を備える。エピ層の、基板とは反対側の主面であるエピ主面(エピタキシャル層主面)は、c面に対するオフ角が4°以下であるカーボン面である。エピ主面には、平面的に見て(平面視で)外形形状が長方形状である複数の第1凹部が形成されている。第1凹部内に形成され、第1凹部よりも深い凹部である第2凹部の密度は、エピ主面において10cm
−2
以下である。
【0008】
炭化珪素からなるエピ層を動作層として含む半導体装置においては、その動作の信頼性に問題が生じる場合がある。本発明者らはその原因について検討し、以下のような知見を得た。炭化珪素からなる基板上に炭化珪素からなるエピ層が形成された半導体積層体を用いてSiC半導体装置を製造する場合、エピ層上に二酸化珪素からなる絶縁膜や金属などの導電体からなる電極が形成される。本発明者らの検討によれば、エピ層を構成する炭化珪素結晶のc面({0001}面)に対するオフ角が4°以下のカーボン面であるエピ層の主面(エピ主面)には、平面的に見て外形形状が長方形状である複数の第1凹部が形成される。この第1凹部内には、第1凹部よりも深い凹部である第2凹部が存在する場合がある。そして、この第2凹部が多数存在する状態でエピ主面上に絶縁膜である酸化膜(たとえば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲート酸化膜)を形成して半導体装置を製造した場合、酸化膜の厚みのばらつきに起因して電界集中が生じ、酸化膜の信頼性が低下する。その結果、上記第2凹部の存在が、SiC半導体装置の動作の信頼性を低下させる。これに対し、エピ主面における上記第2凹部の密度を低減することにより、より具体的には10cm
−2
以下とすることにより、動作の信頼性の低下を抑制することができる。
【0009】
本願の半導体積層体においては、エピ主面における上記第2凹部の密度が10cm
−2
以下とされている。その結果、本願の半導体積層体によれば、SiC半導体装置の動作の信頼性を向上させることを可能とする半導体積層体を提供することができる。
【0010】
なお、六方晶炭化珪素の{0001}面(c面)のうち、最表面に珪素原子が並ぶ面はシリコン面、炭素原子が並ぶ面はカーボン面と定義される。本願において、エピ主面が、c面に対するオフ角が4°以下であるカーボン面である状態とは、エピ主面が、カーボン面を主体とする結晶面から構成される面であって、{0001}面とのなす角が4°以下である状態を意味する。
【0011】
上記半導体積層体において、上記第1凹部は、上記エピ層を厚み方向に貫通する貫通転位に接続されていてもよい。このような第1凹部内に形成される第2凹部を低減することにより、SiC半導体装置の動作の信頼性を向上させることができる。
【0012】
上記半導体積層体において、上記第2凹部の密度は、前記エピ主面において0cm
−2
を超えていてもよい。第2凹部の深さに応じて第2凹部の密度が0cm
−2
を超えることを許容することにより、エピ層の膜厚のバラツキを抑制することができる。
【0013】
上記半導体積層体において、第1凹部の深さは1nm以下であってもよい。第2凹部の深さは10nm以上であってもよい。深さ1nm以下の第1凹部内に形成された深さ10nm以上の第2凹部を低減することにより、SiC半導体装置の動作の信頼性を向上させることができる。
【0014】
上記半導体積層体において、上記第2凹部の深さは2nm以上であってもよい。深さ2nm以上の第2凹部を低減することにより、SiC半導体装置の動作の信頼性を一層向上させることができる。
【0015】
上記半導体積層体において、上記第2凹部の密度は、上記エピ主面において1cm
−2
以下であってもよい。第2凹部の密度を1cm
−2
以下にまで低減することにより、SiC半導体装置の動作の信頼性を一層向上させることができる。
【0016】
上記半導体積層体において、上記基板の直径は100mm以上であってもよい。このようにすることにより、半導体積層体を用いたSiC半導体装置の製造を効率よく実施することができる。SiC半導体装置の製造の効率を一層向上させる観点から、上記基板の直径は150mm以上であってもよい。
【0017】
なお、エピ主面における第2凹部の密度は、たとえば以下のように測定することができる。レーザーテック社製のSICA 6Xを用い、対物レンズの倍率を10倍として、エピ主面全体を評価する。このとき、エピ主面に存在する凹部であって、第1凹部の深さ(たとえば1nm以下)よりも深い領域(すなわち第2凹部)を有するもののみを検出するように深さの閾値を設定し(たとえば深さ10nm以上の領域を有するもののみを検出するように閾値を設定し)、平面的に見て外形形状が長方形状であるもののみを計数することで、内部に第2凹部が形成された第1凹部の密度、すなわち第2凹部の密度を算出することができる。このようにして算出されるエピ主面における第2凹部の密度が、本願の半導体積層体においては10cm
−2
以下であり、1cm
−2
以下であることが好ましく、0.5cm
−2
以下であることがより好ましい。
【0018】
[本願発明の実施形態の詳細]
次に、本発明にかかる半導体積層体の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【0019】
図1を参照して本実施の形態における半導体積層体について説明する。半導体積層体であるエピ基板1は、基板10とエピ層20とを備えている。基板10およびエピ層20は炭化珪素(SiC)からなっている。より具体的には、基板10およびエピ層20は六方晶SiC、たとえば4H−SiCからなっている。基板10は、第1主面11および第2主面12を有している。第1主面11および第2主面12の、基板10を構成するSiCのc面({0001}面)とのなす角は4°以下である。第1主面11はカーボン面である。第2主面12はシリコン面である。
【0020】
エピ層20は、第1主面21と第2主面22とを有している。第1主面21は、エピ基板1のエピ主面である。エピ層20は、基板10の第1主面11に第2主面22において接触して配置されている。エピ層20は、基板10の第1主面11上にエピタキシャル成長により形成されたSiC層である。すなわち、エピ層20は、基板10の結晶構造が引き継がれたSiC層である。エピ層20の、基板10とは反対側の主面である第1主面21は、c面に対するオフ角が4°以下であるカーボン面である。
【0021】
図2は、第1主面21を、エピ層20の厚み方向に離れた位置から見た状態を示す平面図である。図3および図4は、図2の線分A−Aに沿う断面の一例を示す概略断面図である。図2を参照して、エピ主面である第1主面21には、平面的に見て外形形状が長方形状である複数の第1凹部31が形成されている。図3を参照して、第1凹部31内には、第1凹部31よりも深い凹部である第2凹部32が形成される場合がある。第2凹部32の第1主面21からの深さd

は、第1凹部31の第1主面21からの深さd

よりも大きい。本実施の形態のエピ基板1では、第2凹部32の密度は、第1主面21において10cm
−2
以下である。本実施の形態のエピ基板1では、図3のように第2凹部32が形成されている第1凹部31に比べて、図4のように第2凹部32が形成されていない第1凹部31の割合が大きくなっている。
【0022】
SiC半導体装置の動作の信頼性を低下させる第2凹部32の密度が10cm
−2
以下にまで低減されていることにより、本実施の形態のエピ基板1は、SiC半導体装置の動作の信頼性を向上させることを可能とする半導体積層体となっている。
【0023】
図2および図3を参照して、長方形形状を有する第1凹部31の一方の短辺に隣接するように第2凹部32は形成される。図3および図4を参照して、第1凹部31は、エピ層を厚み方向に貫通する貫通転位41に接続されている。別の観点から説明すると、貫通転位41に一対一で対応するように、第1凹部31は形成されている。図3を参照して、第1凹部31内に第2凹部32が形成されている場合、貫通転位41は第2凹部32の底に接続されている。図4を参照して、第1凹部31内に第2凹部32が形成されていない場合、貫通転位41は第1凹部31の底に接続されている。いずれの場合においても、貫通転位41は、長方形形状を有する第1凹部31の一方の短辺に隣接する領域に接続されている。
【0024】
なお、貫通転位41は、格子面のずれによって発生する線状の欠陥である。貫通転位41には、貫通刃状転位と貫通らせん転位の2種類が含まれる。貫通刃状転位は、結晶の変位方向を示すバーガースベクトルと転位線が直交する結晶欠陥である。貫通刃状転位の結晶欠陥の形状は、完全な結晶面に1枚の余剰な原子面が刃状に入り込んだ形状であり、転位線がc面を貫通する。一方、らせん転位は、バーガースベクトルと転位線が平行な結晶欠陥であり、原子面が転位線の周りでらせん状をなす。転位線は、貫通刃状転位と同様にc面を貫通する。また、大きなバーガースベクトルを持つ貫通らせん転位は、パイプ状の孔を形成するマイクロパイプとなる。
【0025】
通常、炭化珪素基板には上述の2種類の欠陥(貫通刃状転位及び貫通らせん転位)が存在し、本実施形態に係るエピ基板1の基板10にも、やはり上述の2種類の欠陥が存在する。例えば、基板10に存在する貫通転位密度は、貫通刃状転位が2000cm
−2
以下、貫通らせん転位が500−1000cm
−2
の範囲、マイクロパイプが1cm
−2
以下である。これらの貫通転位がエピ層20に伝搬するため、かなりの数の貫通転位41がエピ層20に形成される。そして、貫通転位の種類により、第2凹部32の深さが変化する。定性的には、第2凹部32の深さは、貫通刃状転位<貫通らせん転位<マイクロパイプ、の順に深くなる。即ち、貫通刃状転位と貫通らせん転位とを比較すると、貫通らせん転位が形成されている方が第凹部32の深さが深くなる。また、貫通らせん転位の中でも大きなバーガースベクトルを持つマイクロパイプが形成されていると、第2凹部32の深さが更に深くなる。
【0026】
このように、エピ層20には、形成された貫通転位41の種類に応じて、種々の深さの第2凹部32が形成されている。
【0027】
本実施の形態のエピ基板1において、第1凹部31の深さd

は1nm以下である。また、第2凹部32の深さd

は10nm以上である。深さ1nm以下の第1凹部31内に形成される深さ10nm以上の第2凹部32の密度を10cm
−2
以下にまで低減することにより、SiC半導体装置の動作の信頼性を向上させることができる。
【0028】
また、深さは2nm以上の第2凹部32の密度を10cm
−2
以下にまで低減することが好ましい。これにより、SiC半導体装置の動作の信頼性を一層向上させることができる。
【0029】
さらに、エピ基板1において、第2凹部32の密度は、第1主面21において1cm
−2
以下であることが好ましい。深さ10nm以上、さらに深さ2nm以上の第2凹部32の密度を1cm
−2
以下にまで低減することにより、SiC半導体装置の動作の信頼性を一層向上させることができる。
【0030】
また、基板10の直径は100mm以上であることが好ましく、150mm以上であることが好ましい。このようにすることにより、エピ基板1を用いたSiC半導体装置の製造を効率よく実施することができる。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

住友電気工業株式会社
増幅器
住友電気工業株式会社
光受信器
住友電気工業株式会社
燃料電池
住友電気工業株式会社
光変調器
住友電気工業株式会社
受光素子
住友電気工業株式会社
駆動回路
住友電気工業株式会社
受光素子
住友電気工業株式会社
受光装置
住友電気工業株式会社
電子機器
住友電気工業株式会社
光変調器
住友電気工業株式会社
光コネクタ
住友電気工業株式会社
光ファイバ
住友電気工業株式会社
半導体装置
住友電気工業株式会社
半導体装置
住友電気工業株式会社
半導体装置
住友電気工業株式会社
半導体積層体
住友電気工業株式会社
多芯ケーブル
住友電気工業株式会社
多芯ケーブル
住友電気工業株式会社
光モジュール
住友電気工業株式会社
光モジュール
住友電気工業株式会社
半導体光素子
住友電気工業株式会社
高周波増幅器
住友電気工業株式会社
光トランシーバ
住友電気工業株式会社
ミラー駆動機構
住友電気工業株式会社
ミラー駆動機構
住友電気工業株式会社
ミラー駆動機構
住友電気工業株式会社
半導体モジュール
住友電気工業株式会社
分岐付きケーブル
住友電気工業株式会社
二芯平行ケーブル
住友電気工業株式会社
電気絶縁ケーブル
住友電気工業株式会社
緊張材の定着構造
住友電気工業株式会社
超電導線材接続構造
住友電気工業株式会社
炭化珪素半導体装置
住友電気工業株式会社
光ファイバケーブル
住友電気工業株式会社
光ファイバケーブル
住友電気工業株式会社
光ケーブルの製造方法
続きを見る