TOP特許意匠商標
特許ウォッチ DM通知 Twitter
公開番号2021040246
公報種別公開特許公報(A)
公開日20210311
出願番号2019160543
出願日20190903
発明の名称増幅回路
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人
主分類H03F 3/30 20060101AFI20210212BHJP(基本電子回路)
要約【課題】出力電流と出力電流に相当する検出電流との誤差が小さい電流検出機能を有する増幅回路を提供することである。
【解決手段】実施形態の増幅回路は、出力端子と、電源電位と前記出力端子の間に電気的に直列に接続された、第1トランジスタ及び第1抵抗と、前記出力端子と基準電位の間に電気的に直列に接続された、前記第1トランジスタとチャネル型が異なる第2トランジスタ及び第2抵抗と、第1オペアンプと、第2オペアンプと、前記第1抵抗の両端間に発生する第1電圧に対応する第1検出電流がソースドレイン間を導通する第3トランジスタと、前記第2抵抗の両端間に発生する第2電圧に対応する第2検出電流がソースドレイン間を導通する第4トランジスタと、前記第1検出電流から前記第2検出電流を引き抜く第1電流複製回路と、前記第1検出電流から前記第2検出電流が差し引かれた電流が導通する第3抵抗と、を有する。
【選択図】図1
特許請求の範囲【請求項1】
出力端子と、
電源電位と前記出力端子の間に電気的に直列に接続された、第1トランジスタ及び第1抵抗と、
前記出力端子と基準電位の間に電気的に直列に接続された、前記第1トランジスタとチャネル型が異なる第2トランジスタ及び第2抵抗と、
+入力端子及び−入力端子が、それぞれ前記第1抵抗の一端と他端に電気的に接続された第1オペアンプと、
+入力端子及び−入力端子が、それぞれ前記第2抵抗の一端と他端に電気的に接続された第2オペアンプと、
ゲートが前記第1アンプの出力端子に電気的に接続され、前記第1抵抗の両端間に発生する第1電圧に対応する第1検出電流がソースドレイン間を導通する第3トランジスタと、
ゲートが前記第2アンプの出力端子に電気的に接続され、前記第2抵抗の両端間に発生する第2電圧に対応する第2検出電流がソースドレイン間を導通する第4トランジスタと、
一端が前記第4トランジスタのドレインに電気的に接続され、他端が前記第3トランジスタのドレインに電気的に接続され、前記第2検出電流を複製し、前記第3トランジスタが出力した前記第1検出電流から前記第2検出電流を引き抜く第1電流複製回路と、
一端が基準電位に電気的に接続され、他端が前記第3トランジスタのドレインに電気的に接続され、前記第1検出電流から前記第2検出電流が差し引かれた電流が導通する第3抵抗と、を有する増幅回路。
続きを表示(約 1,600 文字)【請求項2】
前記複製された第2検出電流がソースドレイン間を導通する第5トランジスタと、
一端が前記第3トランジスタのソースに電気的に接続され、他端が前記第5トランジスタのドレインに電気的に接続され、前記第1検出電流を複製し、前記第2検出電流から前記第1検出電流を引き抜く第2電流複製回路と、
一端が基準電位に電気的に接続され、他端が前記第5トランジスタのドレインに電気的に接続され、前記第2検出電流から前記第1検出電流が差し引かれた電流が導通する第4抵抗と、
をさらに有する請求項1に記載の増幅回路。
【請求項3】
前記第1電流複製回路は、ドレイン及びゲートが電気的に接続され、ソースが前記第3抵抗の一端に接続された第6トランジスタと、前記第6トランジスタと同じ特性を有し、ドレインが前記第3抵抗の他端に電気的に接続され、ソースが前記第3抵抗の一端に電気的に接続され、ゲートが前記第6トランジスタのゲートに電気的に接続された第7トランジスタとを有し、
前記第2電流複製回路は、ドレイン及びゲートが電気的に接続され、ソースが前記第4抵抗の一端に接続された第8トランジスタと、前記第8トランジスタと同じ特性を有し、ドレインが前記第4抵抗の他端に電気的に接続され、ソースが前記第3抵抗の一端に電気的に接続され、ゲートが前記第8トランジスタのゲートに電気的に接続された第9トランジスタとを有する、請求項2に記載の増幅回路。
【請求項4】
前記第1電流複製回路はカレントミラー回路を用いて前記第2検出電流を複製し、前記第2電流複製回路はカレントミラー回路を用いて前記第1検出電流を複製する、請求項3に記載の増幅回路。
【請求項5】
入力端子の一方が、前記第3トランジスタと前記第3抵抗との間に電気的に接続された第1コンパレータと、
入力端子の一方が、前記第5トランジスタと前記第4抵抗との間に電気的に接続された第2コンパレータと、
をさらに有する請求項2から請求項4のいずれか1項に記載の増幅回路。
【請求項6】
各ソースドレインが電源電位と基準電位との間に電気的に直列に接続され、各ドレインが出力端子に電気的に接続され、互いにチャネル型が異なる第1トランジスタ及び第2トランジスタを有するプッシュプル回路と、
前記電源電位と前記第1トランジスタの間に電気的に接続され、前記第1トランジスタのソースドレイン間電流を検出し、相当する第1検出電流に変換する第1電流検出回路と、
前記第2トランジスタと前記基準電位の間に電気的に接続され、前記第2トランジスタのソースドレイン間電流を検出し、相当する第2検出電流に変換する第2電流検出回路と、
前記第2検出電流を複製し、前記第1検出電流から前記第2検出電流を差し引く第1電流複製回路と、
前記第1検出電流から前記第2検出電流が差し引かれた電流が導通する第1抵抗と、
前記第1検出電流を複製し、前記第2検出電流から前記第1検出電流を差し引く第2電流複製回路と、
前記第2検出電流から前記第1検出電流が差し引かれた電流が導通する第2抵抗と、
を有する増幅回路。
【請求項7】
前記第1電流複製回路はカレントミラー回路を用いて前記第2検出電流を複製し、前記第2電流複製回路はカレントミラー回路を用いて前記第1検出電流を複製する、請求項6記載の増幅回路。
【請求項8】
前記第1抵抗は前記第1検出電流から前記第2検出電流を差し引いた電流を第1検出電圧に変換し、前記第2抵抗は前記第2検出電流から前記第1検出電流を差し引いた電流を第2検出電圧に変換する、請求項6または請求項7に記載の増幅回路。

発明の詳細な説明【技術分野】
【0001】
本発明の実施形態は、増幅回路に関する。
続きを表示(約 5,200 文字)【背景技術】
【0002】
プッシュプル型の増幅回路には、出力負荷電流の過電流を検出するものがある。単に、プッシュプル回路を構成するトランジスタの一方に流入する電流を検出するだけでは、検出される電流と実際の出力電流との間に、プッシュプルアンプに定常的に流れるバイアス電流分の誤差が生じる。
【先行技術文献】
【特許文献】
【0003】
特開平11−8520号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
出力電流と出力電流に相当する検出電流との誤差が小さい電流検出機能を有する増幅回路を提供することである。
【課題を解決するための手段】
【0005】
実施形態の増幅回路は、出力端子と、電源電位と前記出力端子の間に電気的に直列に接続された、第1トランジスタ及び第1抵抗と、前記出力端子と基準電位の間に電気的に直列に接続された、前記第1トランジスタとチャネル型が異なる第2トランジスタ及び第2抵抗と、第1オペアンプと、第2オペアンプと、前記第1抵抗の両端間に発生する第1電圧に対応する第1検出電流がソースドレイン間を導通する第3トランジスタと、前記第2抵抗の両端間に発生する第2電圧に対応する第2検出電流がソースドレイン間を導通する第4トランジスタと、前記第1検出電流から前記第2検出電流を引き抜く第1電流複製回路と、前記第1検出電流から前記第2検出電流が差し引かれた電流が導通する第3抵抗と、を有する。
【図面の簡単な説明】
【0006】
第1の実施形態の増幅回路の構成を模式的に示す回路図。
比較例の増幅回路の構成を模式的に示す回路図。
【発明を実施するための形態】
【0007】
以下、図面を参照して、実施形態にかかる半導体集積回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【0008】
(第1の実施形態)
図1を用いて、第1の実施形態の増幅回路の構成を説明する。図1は、第1の実施形態の増幅回路100の構成を模式的に示す回路図である。
【0009】
増幅回路100は、制御回路10、プッシュプル回路11、第1電流検出回路12、第2電流検出回路13、第1電圧変換回路14、第2電圧変換回路15、カレントミラー回路16、第1コンパレータCMP1、第2コンパレータCMP2を有する。
【0010】
制御回路10は、信号S1、S2を入力することでプッシュプル回路動作を制御する。制御回路は、例えばプッシュプル回路11にAB級動作をさせるAB級制御回路であるが、プッシュプル回路11にA級やB級、その他の動作をさせる制御回路であってもよい。
【0011】
プッシュプル回路11は、トランジスタM1、M2及び出力端子Poutを有する。
【0012】
本明細書では簡単のため、トランジスタがMetal−Oxide−Semiconductor Field−Effect Transistor(MOSFET)であるもとのとして説明するが、その他の電界効果トランジスタや接合型トランジスタを用いることができる。
【0013】
トランジスタM1はPチャネル型であり、トランジスタM2はNチャネル型である。トランジスタM1、M2のドレインは、相互に電気的に接続されるとともに、出力端子Poutに電気的に接続される。トランジスタM1、M2のゲートは、制御回路10に電気的に接続され、それぞれ異なる信号S1、S2が入力されることでゲート電圧及びソースドレイン間電流が制御される。以降、プッシュプル回路において、出力端子Poutを基準に、電源電位VDD側(トランジスタM1側)をHiside、基準電位GND側(トランジスタM2側)をLosideと表現する。
【0014】
第1電流検出回路12は、抵抗R1、R2、R3、アンプAMP1、Pチャネル型のトランジスタM3、M7を有する。抵抗R1の一端は、トランジスタM1のソースに電気的に接続され、他端は電源電位VDDに電気的に接続される。抵抗R2は、一端が電源電位VDDと抵抗R1との間のノードに電気的に接続され、他端がアンプAMP1の−入力端子、及びトランジスタのM3、M7のソースに電気的に接続される。抵抗R3は、一端が抵抗R1とトランジスタM1のソースとの間のノードに電気的に接続され、他端がアンプAMP1の+入力端子に電気的に接続される。アンプAMP1の出力端子は、トランジスタM3、M7のゲートに電気的に接続される。トランジスタM3、M7は、同一の特性を有する。トランジスタM3、M7は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が流れる。
【0015】
なお、第1電流検出回路12は、抵抗R1がトランジスタM1のドレインと出力端子Poutとの間に電気的に接続され、アンプAMP1の2つの入力端子がそれぞれ抵抗R2、R3を介して、抵抗R1の両端のノードに接続される構成としてもよい。
【0016】
第1コンパレータCMP1の+入力端子は、トランジスタM3のドレインと電気的に接続される。第1コンパレータCMP1の−入力端子は、参照電位VREFと電気的に接続される。
【0017】
第1電圧変換回路14は、抵抗R4、及びNチャネル型のトランジスタM11、M12を有する。抵抗R4の一端、及びトランジスタM12のドレインは、トランジスタM3のドレインと第1コンパレータCMP1の+入力端子との間のノードに電気的に接続される。抵抗R4の他端、及びトランジスタM11、M12のソースは、基準電位GNDに電気的に接続される。トランジスタM11のゲート及びドレインと、トランジスタM12のゲートとは、後述するトランジスタM10のドレインに電気的に接続される。トランジスタM11、M12は、同じ電気的特性を有する。トランジスタM11、M12は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が複製される。
【0018】
第2電流検出回路13は、抵抗R5、R6、R7、アンプAMP2、Nチャネル型のトランジスタM4を有する。抵抗R5の一端は、トランジスタM2のソースに電気的に接続され、他端は基準電位GNDに電気的に接続される。抵抗R6は、一端が基準電位GNDと抵抗R5との間のノードに電気的に接続され、他端がアンプAMP2の−入力端子、及びトランジスタのM4のソースに電気的に接続される。抵抗R7は、一端が抵抗R5とトランジスタM2のソースとの間のノードに電気的に接続され、他端がアンプAMP2の+入力端子に電気的に接続される。アンプAMP2の出力端子は、トランジスタM4のゲートに電気的に接続される。
【0019】
なお、第2電流検出回路13は、抵抗R5がトランジスタM2のドレインと出力端子Poutとの間に電気的に接続され、アンプAMP2の2つの入力端子がそれぞれ抵抗R6、R7を介して、抵抗R5の両端のノードに接続される構成としてもよい。
【0020】
カレントミラー回路16は、Pチャネル型のトランジスタM5、M6、M10を有する。トランジスタM5のドレイン、及びトランジスタM5、M6、M10のゲートは、トランジスタM4のドレインに電気的に接続される。トランジスタM5、M6、M10のソースは、電源電位VCCに電気的に接続される。トランジスタM6のドレインは、第2コンパレータCMP2の+入力端子に電気的に接続される。トランジスタM5、M6、M10は、同じ電気的特性を有する。トランジスタM5、M6、M10は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が複製される。
【0021】
第2コンパレータCMP2の+入力端子は、トランジスタM6のドレインと電気的に接続される。第2コンパレータCMP2の−入力端子は、参照電位VREFと電気的に接続される。
【0022】
第2電圧変換回路15は、抵抗R8、及びNチャネル型のトランジスタM8、M9を有する。抵抗R8の一端、及びトランジスタM9のドレインは、トランジスタM6のドレインと第2コンパレータCMP2の+入力端子との間のノードに電気的に接続される。抵抗R8の他端、及びトランジスタM8、M9のソースは、基準電位GNDに電気的に接続される。トランジスタM8のドレイン、及びトランジスタM8、M9のゲートは、トランジスタM7のドレインに電気的に接続される。トランジスタM8、M9は、同じ電気的特性を有する。トランジスタM8、M9は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が複製される。
【0023】
増幅回路100各部の機能について説明する。
【0024】
プッシュプル回路11は、トランジスタM1とトランジスタM2とを交互に使用して、出力端子Poutから出力電流Ioutを出力する。トランジスタM1とトランジスタM2とは、常に飽和動作している。プッシュプル回路11がトランジスタM1とトランジスタM2とのどちらを使用しているかに関係なく、トランジスタM1とトランジスタM2とのソースドレイン間には、常にバイアス電流Ibが導通している。トランジスタM1とトランジスタM2のうち、使用しているトランジスタのソースドレイン間にIout+Ibの電流が流れる。
【0025】
なお、プッシュプル回路11がAB級アンプ動作をする場合、トランジスタM1が使用されるとは、トランジスタM1が出力端子Poutから出力電流Ioutを吐き出すことである。また、トランジスタM2が使用されるとは、トランジスタM2が出力端子Poutから出力電流Ioutを引き込むことである。
【0026】
トランジスタM1に流れるHiside電流IHは、抵抗R1両端に現れる電圧に変換される。第1電流検出回路12は、アンプAMP1及びトランジスタM3によって、抵抗R1両端に現れる電圧をHiside電流IHに相当するHiside検出電流IHsに変換する。Hiside検出電流IHsは、トランジスタM3のソースドレイン間に流れる。
【0027】
トランジスタM2に流れるLoside電流ILは、抵抗R5両端に現れる電圧に変換される。第2電流検出回路13は、アンプAMP2及びトランジスタM4によって、抵抗R5両端に現れる電圧をLoside電流ILに相当するLoside検出電流ILsに変換する。Loside検出電流ILsは、トランジスタM4のソースドレイン間に流れる。
【0028】
カレントミラー回路16は、トランジスタM4、M5に流れるLoside検出電流ILsの向きを折り返して、トランジスタM6、M10のソースドレイン間に流す。
【0029】
第1電圧変換回路14は、抵抗R4に流れる電流をHiside検出電圧VHsに変換する。トランジスタM11、M12のソースドレイン間には、Loside検出電流ILsが流れる。抵抗R4とトランジスタM12のソースドレインとが平行に電気的に接続されているため、抵抗R4には、Hiside検出電流IHsからLoside検出電流ILsを引いた値の電流が流れる。つまり、抵抗R4は、IHs−ILsの電流をHiside検出電圧VHsに変換する。
【0030】
第1コンパレータCMP1は、Hiside検出電圧VHsと参照電位VREFとを比較し、出力端子から過電流検出信号OCHを出力する。第1コンパレータCMP1は、VHs≧VREFであれば、つまりIHs−ILsが規定値以上であれば、プッシュプル回路11の出力端子Poutに規定値を超える電流が流れていると判断し、Highレベルの過電流検出信号OCHを出力する。第1コンパレータCMP1は、VHs<VREFであれば、つまりIHs−ILsが規定値未満であれば、プッシュプル回路11の出力端子Poutに規定値未満の電流が流れていると判断し、Lowレベルの過電流検出信号OCHを出力する。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社東芝
電池
株式会社東芝
センサ
株式会社東芝
回転子
株式会社東芝
組電池
株式会社東芝
センサ
株式会社東芝
回転子
株式会社東芝
センサ
株式会社東芝
センサ
株式会社東芝
入力回路
株式会社東芝
演算回路
株式会社東芝
プラント
株式会社東芝
回転電機
株式会社東芝
白色光源
株式会社東芝
測距装置
株式会社東芝
電子回路
株式会社東芝
駅務機器
株式会社東芝
計算装置
株式会社東芝
2逓倍器
株式会社東芝
受信装置
株式会社東芝
電源装置
株式会社東芝
動翼翼列
株式会社東芝
浄化装置
株式会社東芝
電源回路
株式会社東芝
電子機器
株式会社東芝
電気機器
株式会社東芝
記録媒体
株式会社東芝
制振装置
株式会社東芝
測定装置
株式会社東芝
発振装置
株式会社東芝
送信装置
株式会社東芝
ダンパー
株式会社東芝
電子回路
株式会社東芝
増幅回路
株式会社東芝
通信機器
株式会社東芝
運搬装置
株式会社東芝
電源装置
続きを見る