TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021036394
公報種別公開特許公報(A)
公開日20210304
出願番号2019158103
出願日20190830
発明の名称メモリアクセス装置
出願人株式会社デンソーテン
代理人
主分類G06F 12/02 20060101AFI20210205BHJP(計算;計数)
要約【課題】データの読み出し時間を短縮することができるメモリアクセス装置を提供する。
【解決手段】メモリは、主領域と副領域を含む。主領域及び副領域の各々は、複数のバンクのいずれか1つが割り当てられた単位領域を含む。主領域は、1〜Nのデータ番号が付された第1〜第Nデータを記憶する。副領域は、第2〜第Nデータを記憶する。主領域が含む各単位領域は、先頭のデータ番号が奇数であってデータ番号が連続する2つのデータを記憶する。副領域が含む各単位領域は、先頭のデータ番号が偶数であってデータ番号が連続する2つのデータを記憶する。第1〜第Nデータのうち連続する2以上のデータが読み出される場合、メモリアクセス装置12の判断部122は、2以上のデータのデータ番号のうち最小のデータ番号が奇数であるか否かを判断する。最小のデータ番号が奇数である場合、読み出し制御部124は、2以上のデータを主領域から読み出す。
【選択図】図5
特許請求の範囲【請求項1】
メモリにアクセスするメモリアクセス装置であって、
前記メモリは、
1〜N(Nは3以上の自然数)のデータ番号が付された第1〜第Nデータを記憶し、各々が複数のバンクのいずれか1つに設定された複数の単位領域を含む主領域と、
第2〜第Nデータを記憶し、各々が前記複数のバンクのいずれか1つに設定された複数の単位領域を含む副領域とを備え、
前記主領域の単位領域の各々は、先頭データのデータ番号が奇数であってデータ番号が連続する2つのデータを記憶し、
前記副領域の単位領域の各々は、先頭データのデータ番号が偶数であってデータ番号が連続する2つのデータを記憶し、
前記メモリアクセス装置は、
前記第1〜第Nデータのうち連続する2以上のデータを読み出す場合、前記2以上のデータのデータ番号のうち最小のデータ番号が奇数であるか否かを判断する判断部と、
前記最小のデータ番号が奇数であると前記判断部により判断された場合に前記2以上のデータを前記主領域の単位領域から読み出すことを決定し、前記最小のデータ番号が偶数であると前記判断部により判断された場合、前記2以上のデータを前記副領域の単位領域から読み出すことを決定する領域決定部と、
前記領域決定部により決定された単位領域から前記2以上のデータを読み出す読み出し制御部と、を備えるメモリアクセス装置。
続きを表示(約 1,200 文字)【請求項2】
請求項1に記載のメモリアクセス装置であって、
前記判断部は、前記2以上のデータの数が奇数であるか否かを判断し、
前記最小のデータ番号が奇数であり、かつ、前記2以上のデータの数が奇数であると前記判断部により判断された場合、前記領域決定部は、前記2以上のデータのデータ番号のうち最大のデータ番号を除くデータ番号に対応するデータを前記主領域の単位領域から読み出し、前記最大のデータ番号に対応するデータを前記副領域の単位領域から読み出す、メモリアクセス装置。
【請求項3】
請求項1又は2に記載のメモリアクセス装置であって、
前記判断部は、前記2以上のデータの数が奇数であるか否かを判断し、
前記最小のデータ番号が偶数であり、かつ、前記2以上のデータの数が奇数であると前記判断部により判断された場合、前記領域決定部は、前記2以上のデータのデータ番号のうち最大のデータ番号を除くデータ番号に対応するデータを前記副領域の単位領域から読み出し、前記最大のデータ番号に対応するデータを前記主領域の単位領域から読み出す、メモリアクセス装置。
【請求項4】
請求項1〜3のいずれか1項に記載のメモリアクセス装置であって、さらに、
前記第1〜第Nデータのうち先頭データのデータ番号が奇数であってデータ番号が連続する2つのデータを前記主領域の単位領域に書き込み、前記第2〜第Nデータのうち先頭データのデータ番号が偶数であってデータ番号が連続する2つのデータを前記副領域の単位領域に書き込む書き込み制御部、を備えるメモリアクセス装置。
【請求項5】
1〜N(Nは3以上の自然数)のデータ番号が付された第1〜第Nデータを記憶し、各々が複数のバンクのいずれか1つに設定された複数の単位領域を含む主領域と、第2〜第Nデータを記憶し、各々が前記複数のバンクのいずれか1つに設定された複数の単位領域を含む副領域とを備えるメモリアクセス方法であって、
前記主領域の単位領域の各々は、先頭データのデータ番号が奇数であってデータ番号が連続する2つのデータを記憶し、
前記副領域の単位領域の各々は、先頭データのデータ番号が偶数であってデータ番号が連続する2つのデータを記憶し、
前記メモリアクセス方法は、
前記メモリに記憶されたデータの読み出し指示を受け付けるステップと、
第1〜第Nデータのうち連続する2以上のデータの読み出し指示を受け付けた場合、前記2以上のデータのデータ番号のうち最小のデータ番号が奇数であるか否かを判断するステップと、
前記最小のデータ番号が奇数であると判断された場合に前記2以上のデータを前記主領域の単位領域から読み出し、前記最小のデータ番号が偶数であると判断された場合、前記2以上のデータを前記副領域の単位領域から読み出すステップと、を備えるメモリアクセス方法。

発明の詳細な説明【技術分野】
【0001】
本発明は、複数のバンクを備えるメモリにアクセスするメモリアクセス装置に関する。
続きを表示(約 5,300 文字)【背景技術】
【0002】
RAM(Random Access Memory)は、コンピュータのメインメモリとして用いられる。メモリアクセス装置が、CPU(Central Processing Unit)の要求に応じて、RAMからのデータの読み出しと、RAMへのデータの書き込みとを実行する。例えば、特許文献1は、複数のバンクを備えるメモリにデータを書き込むメモリ制御回路を開示している。
【0003】
CPU(Central Processing Unit)の処理速度の向上に伴って、演算時間の短縮が図られている。しかし、メモリアクセス装置がデータをRAMから読み出す時間が、CPUの演算時間のうち半分近くの時間を占める場合がある。RAMからのデータの読み出しが、演算時間の短縮のボトルネックであるため、RAMからのデータ読み出し時間を短縮することが求められている。
【先行技術文献】
【特許文献】
【0004】
特開2004−199608号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記問題点に鑑み、本発明は、データの読み出し時間を短縮することができるメモリアクセス装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するため、第1の発明は、メモリにアクセスするメモリアクセス装置である。メモリは、主領域と、副領域とを備える。主領域は、1〜N(Nは3以上の自然数)のデータ番号が付された第1〜第Nデータを記憶し、各々が複数のバンクのいずれか1つに設定された複数の単位領域を含む。副領域は、第2〜第Nデータを記憶し、各々が複数のバンクのいずれか1つに設定された複数の単位領域を含む。主領域の単位領域の各々は、先頭データのデータ番号が奇数であってデータ番号が連続する2つのデータを記憶する。副領域の単位領域の各々は、先頭データのデータ番号が偶数であってデータ番号が連続する2つのデータを記憶する。メモリアクセス装置は、判断部と、領域決定部と、読み出し制御部とを備える。判断部は、第1〜第Nデータのうち連続する2以上のデータを読み出す場合、2以上のデータのデータ番号のうち最小のデータ番号が奇数であるか否かを判断する。領域決定部は、最小のデータ番号が奇数であると判断部により判断された場合に2以上のデータを主領域の単位領域から読み出すことを決定する。領域決定部は、最小のデータ番号が偶数であると判断部により判断された場合、2以上のデータを副領域の単位領域から読み出すことを決定する。読み出し制御部は、領域決定部により決定された単位領域から2以上のデータを読み出す。
【0007】
第1の発明によれば、読み出し制御部は、一の単位領域からデータを読み出す際に、複数のバンクにアクセスしなくてもよい。従って、第1の発明は、データの読み出し時間を短縮することができる。
【0008】
第2の発明は、第1の発明であって、判断部は、2以上のデータの数が奇数であるか否かを判断する。最小のデータ番号が奇数であり、かつ、2以上のデータの数が奇数であると判断部により判断された場合、領域決定部は、2以上のデータのデータ番号のうち最大のデータ番号を除くデータ番号に対応するデータを主領域の単位領域から読み出し、最大のデータ番号に対応するデータを副領域の単位領域から読み出す。
【0009】
第2の発明によれば、読み出し対象である2以上のデータ以外のデータをメモリから読み出すことを防ぐことができる。
【0010】
第3の発明は、第1又は第2の発明であって、判断部は、2以上のデータの数が奇数であるか否かを判断する。最小のデータ番号が偶数であり、かつ、2以上のデータの数が奇数であると判断部により判断された場合、領域決定部は、2以上のデータのデータ番号のうち最大のデータ番号を除くデータ番号に対応するデータを副領域の単位領域から読み出し、最大のデータ番号に対応するデータを主領域の単位領域から読み出す。
【0011】
第3の発明によれば、読み出し対象である2以上のデータ以外のデータをメモリから読み出すことを防ぐことができる。
【0012】
第4の発明は、第1〜第3の発明であって、さらに、書き込み制御部を備える。書き込み制御部は、第1〜第Nデータのうち先頭データのデータ番号が奇数であってデータ番号が連続する2つのデータを主領域の単位領域に書き込み、第2〜第Nデータのうち先頭データのデータ番号が偶数であってデータ番号が連続する2つのデータを副領域の単位領域に書き込む。
【0013】
第4の発明によれば、読み出し制御部が単位領域からデータを読み出す際にバンクへのアクセス回数を削減することができるように、第1〜第Nデータをメモリに書き込むことができる。
【0014】
第5の発明は、主領域と副領域とを備えるメモリアクセス方法である。主領域は、1〜N(Nは3以上の自然数)のデータ番号が付された第1〜第Nデータを記憶し、各々が複数のバンクのいずれか1つに設定された複数の単位領域を含む。副領域は、第2〜第Nデータを記憶し、各々が複数のバンクのいずれか1つに設定された複数の単位領域を含む。主領域の単位領域の各々は、先頭データのデータ番号が奇数であってデータ番号が連続する2つのデータを記憶する。副領域の単位領域の各々は、先頭データのデータ番号が偶数であってデータ番号が連続する2つのデータを記憶する。メモリアクセス方法は、a)ステップと、b)ステップと、c)ステップとを備える。a)ステップは、メモリに記憶されたデータの読み出し指示を受け付ける。b)ステップは、第1〜第Nデータのうち連続する2以上のデータの読み出し指示を受け付けた場合、2以上のデータのデータ番号のうち最小のデータ番号が奇数であるか否かを判断する。c)ステップは、最小のデータ番号が奇数であると判断された場合に2以上のデータを主領域の単位領域から読み出し、最小のデータ番号が偶数であると判断された場合、2以上のデータを副領域の単位領域から読み出す。
【0015】
第5の発明は、第1の発明に用いられる。
【発明の効果】
【0016】
本発明によれば、データの読み出し時間を短縮することができるメモリアクセス装置を提供することができる。
【図面の簡単な説明】
【0017】
本発明の実施の形態に係るシミュレーションシステムの構成を示す機能ブロック図である。
図1に示すシミュレータの構成を示す機能ブロック図である。
図2に示す演算部によって用いられるパラメータの一例を示す図である。
図2に示すメモリに設定される主領域及び副領域を示す図である。
図2に示すメモリアクセス装置の構成を示す機能ブロック図である。
図2に示すメモリアクセス装置がパラメータを読み出す時の動作を示すフローチャートである。
単位領域が複数のバンクを用いて設定されたメモリの一例を示す図である。
図2に示すメモリアクセス装置がパラメータを書き込む時の動作を示すフローチャートである。
CPUバス構成を示す図である。
【発明を実施するための形態】
【0018】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【0019】
[1.構成]
[1.1.シミュレーションシステム100の構成]
図1は、本発明の一実施の形態に係るシミュレーションシステム100の構成を示す機能ブロック図である。図1を参照して、シミュレーションシステム100は、自動車等の車両に搭載されるECU(Electronic Control Unit)2の評価に用いられる。シミュレーションシステム100は、シミュレータ1と、ECU2と、ユーザ端末3と、中継装置4とを備える。
【0020】
シミュレータ1は、ECU2と接続される。シミュレータ1は、ECU2から出力される制御信号に従って、車両に搭載されるモータ及びインバータの動作を模擬演算する。
【0021】
ECU2は、シミュレーションシステム100における評価対象である。ECU2は、中継装置4を介してユーザ端末3から動作指示を取得し、取得した動作指示に応じた制御信号をシミュレータ1に出力する。
【0022】
ユーザ端末3は、ECU2の評価者が使用するコンピュータである。ユーザ端末3は、中継装置4を介してシミュレータ1及びECU2に動作指示を出力する。ユーザ端末3は、中継装置4を介してシミュレータ1から模擬演算結果を取得し、その取得した模擬演算結果を図示しないモニタに表示する。
【0023】
中継装置4は、シミュレータ1とユーザ端末3との間の通信を中継し、ECU2とユーザ端末3との間の通信を中継する。
【0024】
シミュレーションシステム100において、装置間の通信方式は特に限定されない。例えば、シミュレータ1は、CAN(Controller Area Network)を用いてECU2と通信する。中継装置4は、LAN(Local Area Network)を用いて、シミュレータ1及びユーザ端末と通信する。中継装置4は、図示しないプロトコル変換装置を介して、ECU2と通信する。プロトコル変換装置は、LANに準拠した通信とCANに準拠した通信とを相互に変換する。中継装置4は、LANを用いてプロトコル変換装置と通信する。ECU2は、CANを用いてプロトコル変換装置と通信する。
【0025】
[1.2.シミュレータ1の構成]
図2は、図1に示すシミュレータ1の構成を示す機能ブロック図である。図2を参照して、シミュレータ1は、演算部11と、メモリアクセス装置12、メモリコントローラ13と、メモリ14とを備える。
【0026】
演算部11は、ECU2からPWM(Pulse Width Modulation)信号22Vを受け、その受けたPWM信号22Vに基づいて、車両に搭載されるインバータ及びモータの動作をシミュレーションする。
【0027】
具体的には、演算部11は、その受けたPWM信号22Vに基づいて、インバータの動作をシミュレーションする。PWM信号22Vは、インバータが直流から三相交流を生成するための制御信号であり、U相、V相及びW相の各々の電圧に対応する信号を含む。演算部11は、インバータの動作のシミュレーションの結果として、電流信号24iを生成する。電流信号24iは、インバータからモータに供給される三相交流の電流を示し、U相、V相及びW相の各々の電流値を含む。
【0028】
演算部11は、電流信号24iを生成した後に、生成した電流信号24iと、メモリアクセス装置12から受けたパラメータ25Pとに基づいて、モータの動作をシミュレーションする。詳細については後述するが、パラメータ25Pは、メモリ14に記憶されている。演算部11は、モータの動作のシミュレーションの結果として、位置信号24θを生成する。位置信号24θは、モータに含まれるロータの回転位置を示す。
【0029】
演算部11は、ユーザ端末3から初期条件23を受け、その受けた初期条件23に基づいてインバータ及びモータの動作のシミュレーションを開始する。例えば、初期条件23は、モータに含まれるロータの初期回転位置や、インバータに含まれるスイッチング素子の状態を含む。
【0030】
モータのシミュレーションについて、さらに詳しく説明する。図3は、演算部11によるシミュレーションに用いられるパラメータ25Pの一例を示すテーブル51である。図3を参照して、データ番号が、パラメータ25Pの各々に割り当てられる。データ番号は、1以上の自然数であり、パラメータ25Pの識別情報に相当する。パラメータ25Pは、5種類あり、鎖交磁束、d軸電流と、q軸電流と、d軸インダクタンス及びq軸インダクタンスのいずれかである。これら5種類のパラメータ25Pは、U相電流と、V相電流、W相電流及びロータの回転位置によって一意に決まる。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社デンソーテン
筐体
株式会社デンソーテン
電子装置
株式会社デンソーテン
取付部材
株式会社デンソーテン
車載装置
株式会社デンソーテン
電子装置
株式会社デンソーテン
半波整流回路
株式会社デンソーテン
情報処理装置
株式会社デンソーテン
光源駆動装置
株式会社デンソーテン
異常検出装置
株式会社デンソーテン
料金計算装置
株式会社デンソーテン
電子制御装置
株式会社デンソーテン
緊急通報装置
株式会社デンソーテン
画像生成装置
株式会社デンソーテン
アンテナ装置
株式会社デンソーテン
アンテナ装置
株式会社デンソーテン
位置特定装置
株式会社デンソーテン
ノイズ低減装置
株式会社デンソーテン
付着物除去装置
株式会社デンソーテン
はんだ付け装置
株式会社デンソーテン
機器の取付構造
株式会社デンソーテン
走行状況記録装置
株式会社デンソーテン
画像記録システム
株式会社デンソーテン
アンテナ取付構造
株式会社デンソーテン
発熱部品の放熱構造
株式会社デンソーテン
ナビゲーション装置
株式会社デンソーテン
メモリアクセス装置
株式会社デンソーテン
負荷回路、増幅装置
株式会社デンソーテン
緊急通報装置及び方法
株式会社デンソーテン
管理装置及び管理方法
株式会社デンソーテン
制御装置および通知方法
株式会社デンソーテン
制御装置および制御方法
株式会社デンソーテン
制御装置および制御方法
株式会社デンソーテン
制御装置および補正方法
株式会社デンソーテン
制御装置および制御方法
株式会社デンソーテン
制御装置および制御方法
株式会社デンソーテン
制御装置および検出方法
続きを見る