TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021034507
公報種別公開特許公報(A)
公開日20210301
出願番号2019151900
出願日20190822
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人特許業務法人筒井国際特許事務所
主分類H01L 23/12 20060101AFI20210201BHJP(基本的電気素子)
要約【課題】半導体装置の性能を向上させる。
【解決手段】半導体装置は、第1配線層に形成される複数のボンディングパッドPDと、第1配線層の1つ下の層に設けられた配線層CL2に形成され、電源電位が供給される複数の配線CW1と、配線層CL2に形成され、基準電位が供給される配線CW2と、を有する。透視平面視において、複数の配線CW1のそれぞれは、互いに隣り合い、かつ、ボンディングパッドPD1のボンディング領域PDr1と重なる位置に配置されている。配線CW2は、配線層CL2のうち、ボンディングパッドPD1とボンディングパッドPD2との間の領域R1と重なる位置に、複数の配線CW1のいずれかに沿って延びるように配置されている。複数の配線CW1のそれぞれの幅W1は、配線CW2の幅W2より狭い。
【選択図】図5
特許請求の範囲【請求項1】
第1方向に延びる第1辺を備えた主面を有する半導体基板と、
前記半導体基板の前記主面上に積層された複数の配線層と、
前記複数の配線層のうち、最上層に設けられた第1配線層を覆う保護膜と、
前記第1配線層に形成された複数のボンディングパッドと、
前記第1配線層の1つ下の層に設けられた第2配線層に形成され、電源電位が供給される複数の第1配線と、
前記第2配線層に形成され、基準電位が供給される第2配線と、
を有し、
前記複数のボンディングパッドのそれぞれは、前記保護膜に形成された開口部において、前記保護膜から露出するボンディング領域を備え、
前記複数のボンディングパッドは、前記主面の前記第1辺に沿って配列された第1ボンディングパッドおよび第2ボンディングパッドを含み、
前記保護膜の上面側から視た透視平面視において、
前記複数の第1配線のそれぞれは、互いに隣り合い、かつ、前記第1ボンディングパッドの前記ボンディング領域と重なる位置において前記第1方向と交差する第2方向に延びるように配置され、
前記第2配線は、前記第2配線層のうち、前記第1ボンディングパッドと前記第2ボンディングパッドとの間の第1領域と重なる位置において前記複数の第1配線のいずれかに沿って延びるように配置され、
前記複数の第1配線のそれぞれの幅は、前記第2配線の幅より狭い、半導体装置。
続きを表示(約 5,200 文字)【請求項2】
請求項1において、
前記第2配線層には、前記複数の第1配線のいずれかに沿って延びる複数の前記第2配線が形成され、
互いに隣り合うように配置された前記複数の第1配線は、複数の前記第2配線の間に挟まれた、半導体装置。
【請求項3】
請求項2において、
前記透視平面視において、
前記第1ボンディングパッドおよび前記第2ボンディングパッドのそれぞれの前記ボンディング領域と重なる位置には、前記複数の第1配線が配置され、
前記第1ボンディングパッドの前記ボンディング領域の両隣、および前記第2ボンディングパッドの前記ボンディング領域の両隣には、それぞれ、前記複数の第1配線のいずれかに沿って延びる前記第2配線が配置された、半導体装置。
【請求項4】
請求項3において、
前記第1ボンディングパッドは、前記第1ボンディングパッドの前記ボンディング領域と重なる位置に配置される前記複数の第1配線のそれぞれと電気的に接続され、
前記第2ボンディングパッドは、前記第2配線と電気的に接続され、かつ、前記第2ボンディングパッドの前記ボンディング領域と重なる位置に配置された前記複数の第1配線と電気的に分離された、半導体装置。
【請求項5】
請求項4において、
前記複数の配線層は、前記第2配線層の1つ下の層に設けられた第3配線層を含み、
前記第3配線層には、前記電源電位が供給され、かつ、前記透視平面視において前記複数の第1配線および前記第2配線のそれぞれと交差するように前記第1辺に沿って延び、かつ、前記複数の第1配線と電気的に接続された第3配線が配置され、
前記第1ボンディングパッドおよび前記第2ボンディングパッドのそれぞれの前記ボンディング領域と重なる位置に配置される前記複数の第1配線のそれぞれは、前記第3配線を介して互いに電気的に接続された、半導体装置。
【請求項6】
請求項2において、
前記複数の配線層は、前記第2配線層の1つ下の層に設けられた第3配線層を含み、
前記第3配線層は、
前記電源電位が供給され、かつ、前記透視平面視において前記複数の第1配線および複数の前記第2配線のそれぞれと交差するように前記第1辺に沿って延び、かつ、前記複数の第1配線と電気的に接続された第3配線と、
前記基準電位が供給され、かつ、前記透視平面視において前記複数の第1配線および複数の前記第2配線のそれぞれと交差するように前記第1辺に沿って延び、かつ、複数の前記第2配線と電気的に接続された第4配線と、
を有する、半導体装置。
【請求項7】
請求項6において、
前記第3配線の幅および前記第4配線の幅は、前記複数の第1配線のそれぞれの幅より広い、半導体装置。
【請求項8】
請求項1において、
前記複数のボンディングパッドは、
前記第1ボンディングパッドおよび前記第2ボンディングパッドを含み、前記第1辺に沿って配列された複数の第1列目ボンディングパッドと、
前記複数の第1列目ボンディングパッドより前記第1辺から遠い位置に配列された複数の第2列目ボンディングパッドと、
を含む、半導体装置。
【請求項9】
請求項8において、
前記第2配線層には、前記複数の第1配線のいずれかに沿って延びる複数の前記第2配線が形成され、
互いに隣り合うように配置された前記複数の第1配線は、複数の前記第2配線の間に挟まれ、
前記複数の配線層は、前記第2配線層の1つ下の層に設けられた第3配線層を含み、
前記第3配線層には、
前記基準電位が供給され、かつ、前記透視平面視において前記複数の第1配線および複数の前記第2配線のそれぞれと交差するように前記第1辺に沿って延び、かつ、複数の前記第2配線と電気的に接続され、かつ、前記複数の第1列目ボンディングパッドと重なる第4配線と、
前記基準電位が供給され、かつ、前記透視平面視において前記複数の第1配線および複数の前記第2配線のそれぞれと交差するように前記第1辺に沿って延び、かつ、複数の前記第2配線と電気的に接続され、かつ、前記複数の第2列目ボンディングパッドと重なる第5配線と、
が配置される、半導体装置。
【請求項10】
請求項9において、前記第4配線の幅および前記第5配線の幅のそれぞれは、前記複数の第1配線のそれぞれの幅より広い、半導体装置。
【請求項11】
請求項10において、
前記複数の第2列目ボンディングパッドは、前記複数の第1配線を介して前記第1ボンディングパッドと電気的に接続された第3ボンディングパッドを含み、
前記透視平面視において、前記複数の第1配線のそれぞれは、前記第1ボンディングパッドの前記ボンディング領域および前記第3ボンディングパッドの前記ボンディング領域のそれぞれと重なる位置に、前記第2方向に延びるように配置された、半導体装置。
【請求項12】
請求項10において、
前記透視平面視において、前記複数の第1配線のそれぞれは、前記第1ボンディングパッドの前記ボンディング領域と重なり、かつ、前記複数の第2列目ボンディングパッドの前記ボンディング領域のそれぞれとは重ならない位置に配置された、半導体装置。
【請求項13】
請求項8において、
前記第1ボンディングパッドの前記ボンディング領域と重なる位置に配置される前記複数の第1配線のそれぞれは、前記第1ボンディングパッドおよび前記複数の第2列目ボンディングパッドのいずれかと電気的に接続された、半導体装置。
【請求項14】
請求項1において、
互いに隣り合って配置される前記複数の第1配線の離間距離は、前記複数の第1配線の幅以下である、半導体装置。
【請求項15】
請求項1において、
前記複数の第1配線のそれぞれの幅は、1.0μm以下であり、かつ、互いに隣り合う第1配線の離間距離は、0.55μm以下である、半導体装置。
【請求項16】
請求項1において、
前記透視平面視において、前記第2配線は、前記第1および第2ボンディングパッドの少なくとも一方と重なり、かつ、前記第1および第2ボンディングパッドのそれぞれが備える前記ボンディング領域と重ならない、半導体装置。
【請求項17】
請求項1において、
前記第1および第2ボンディングパッドのそれぞれには、導電性部材が接合され、
前記透視平面視において、前記第2配線は、前記第1および第2ボンディングパッドの少なくとも一方と重なり、かつ、前記第1および第2ボンディングパッドのそれぞれに接続された前記導電性部材の接合面と重ならない、半導体装置。
【請求項18】
主面を有する半導体基板と、
前記半導体基板の前記主面上に積層された複数の配線層と、
前記複数の配線層を覆う保護膜と、
を含み、
前記複数の配線層のうちの最上層に位置する第1配線層は、複数のボンディングパッドを有し、
前記複数のボンディングパッドのそれぞれは、ボンディング領域を有し、
前記ボンディング領域は、前記保護膜に形成された開口部において、前記保護膜から露出され、
前記複数の配線層のうち、前記第1配線層の1つ下の第2配線層は、
前記保護膜の上面側から視た透視平面視において前記ボンディング領域と重なる第1領域に位置する複数の第1配線と、
前記保護膜の上面側から視た透視平面視において前記ボンディング領域とは重ならない第2領域に位置する複数の第2配線と、
を有し、
前記複数の第1配線のそれぞれの幅は、前記複数の第2配線のそれぞれの幅よりも細く、
互いに隣り合う前記複数の第1配線の間隔は、前記複数の第1配線のそれぞれの前記幅より狭い、あるいは、同じであり、
前記複数の第1配線のそれぞれには、電源電位が供給され、
前記複数の第2配線のそれぞれには、基準電位が供給される、半導体装置。
【請求項19】
請求項18において、
前記複数のボンディングパッドのそれぞれは、前記ボンディング領域と、プローブ領域と、を有し、
前記ボンディング領域および前記プローブ領域のそれぞれは、前記保護膜に形成された前記開口部において、前記保護膜から露出され、
前記第2配線層は、
前記保護膜の上面側から視た透視平面視において前記ボンディング領域および前記プローブ領域のそれぞれと重なる前記第1領域に位置する前記複数の第1配線と、
前記保護膜の上面側から視た透視平面視において前記ボンディング領域および前記プローブ領域のそれぞれとは重ならない前記第2領域に位置する前記複数の第2配線と、
を有する、半導体装置。
【請求項20】
請求項19において、
前記半導体基板の前記主面は、第1方向に延びる第1辺を備えており、
前記複数の配線層のうち、前記第2配線層の1つ下の第3配線層は、
前記保護膜の上面側から視た透視平面視において前記第1辺に沿って延び、かつ、前記電源電位が供給される第3配線と、
前記保護膜の上面側から視た透視平面視において前記第1辺に沿って延び、かつ、前記基準電位が供給される第4配線と、
前記保護膜の上面側から視た透視平面視において前記第1辺に沿って延び、かつ、前記基準電位が供給される第5配線と、
を有し、
前記保護膜の上面側から視た透視平面視において、前記第3配線は、前記第4配線と前記第5配線の間に配置され、
前記複数の第1配線および前記複数の配線層のうちの前記第3配線層よりも下の配線層が有する配線のそれぞれの幅は、前記複数の第2配線、前記第3配線、前記第4配線および前記第5配線のそれぞれの幅よりも細く、
前記複数の第2配線のそれぞれは、前記保護膜の上面側から視た透視平面視において前記第1方向と交差する第2方向に延び、
前記第4配線は、少なくとも前記複数の第2配線のうちの1つを介して、前記第5配線と電気的に接続されている、半導体装置。
【請求項21】
請求項20において、
前記複数のボンディングパッドは、
前記第1辺に沿って配列された複数の第1列目ボンディングパッドと、
前記第1辺に沿って配列され、かつ、前記複数の第1列目ボンディングパッドより前記第1辺から遠い位置に配列された複数の第2列目ボンディングパッドと、
を有し、
前記複数の第1列目ボンディングパッドは、
前記複数の第1配線のそれぞれと電気的に接続される第1ボンディングパッドと、
少なくとも前記複数の第2配線のうちの前記1つと電気的に接続される第2ボンディングパッドと、
を有し、
前記複数の第2列目ボンディングパッドは、
前記複数の第1配線のそれぞれと電気的に接続される第3ボンディングパッドと、
少なくとも前記複数の第2配線のうちの前記1つと電気的に接続される第4ボンディングパッドと、
を有する、半導体装置。
【請求項22】
請求項21において、
前記第2領域は、前記保護膜の上面側から視た透視平面視において、互いに隣り合う前記複数の第1列目ボンディングパッドの間に位置する領域と重なる領域であり、
前記複数の第1配線は、前記第2配線層のうちの前記第1領域および前記第2領域以外の領域において、互いに接続されている、半導体装置。
【請求項23】
請求項21において、
前記第2領域は、前記保護膜の上面側から視た透視平面視において、互いに隣り合う前記複数の第1列目ボンディングパッドの間に位置する領域と重なる領域であり、
前記複数の第2配線は、前記第2配線層のうちの前記第1領域および前記第2領域以外の領域において、互いに接続されている、半導体装置。

発明の詳細な説明【技術分野】
【0001】
本発明は、半導体装置に関し、例えば、電源電位の供給経路および基準電位の供給経路を含む複数のボンディングパッドを備える半導体装置に適用して有効な技術に関する。
続きを表示(約 7,800 文字)【背景技術】
【0002】
特許文献1(特開2009−170763号公報)、特許文献2(特開2013−206905号公報)、および特許文献3(国際公開第2017/145256号)には、ボンディングパッドの直下に複数の配線が設けられた半導体装置が記載されている。
【先行技術文献】
【特許文献】
【0003】
特開2009−170763号公報
特開2013−206905号公報
国際公開第2017/145256号
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年、半導体装置の高性能化に伴って、半導体装置が備える回路は、様々な電気信号の伝送を行う。また、電気信号の伝送速度の高速化、あるいは半導体装置が備える回路による処理の高速化に伴って、上記回路の消費電力は増大する。このような半導体装置において、基準電位の供給経路は、様々な機能を果たす。基準電位の供給経路は、例えば、種々の配線経路中に含まれるノイズ成分を低減する経路(すなわち、信号伝送経路のリターンパス)として、あるいは、半導体装置の内部または外部からの電磁気的なノイズの伝搬を抑制する電磁シールドとして機能する場合がある。上に例示したような基準電位の供給経路が果たす機能を向上させるため、基準電位の供給経路のインピーダンスを低減することが望ましい。
【0005】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0006】
一実施の形態による半導体装置は、第1配線層に形成される複数のボンディングパッドと、上記第1配線層の1つ下の層に設けられた第2配線層に形成され、電源電位が供給される複数の第1配線と、上記第2配線層に形成され、基準電位が供給される第2配線と、を有する。透視平面視において、上記複数の第1配線のそれぞれは、互いに隣り合い、かつ、第1ボンディングパッドのボンディング領域と重なる位置に配置されている。上記第2配線は、上記第2配線層のうち、上記第1ボンディングパッドと第2ボンディングパッドとの間の第1領域と重なる位置に、上記複数の第1配線のいずれかに沿って延びるように配置されている。上記複数の第1配線のそれぞれの幅は、上記第2配線の幅より狭い。
【発明の効果】
【0007】
上記一実施の形態によれば、電子装置の性能を向上させることができる。
【図面の簡単な説明】
【0008】
一実施の形態である半導体パッケージの上面図である。
図1のA−A線に沿った断面図である。
図2に示す半導体チップを表面側から視た平面図である。
図3に示すA部の拡大平面図である。
図4に示すボンディングパッドと下層の配線層に形成された配線との位置関係を示す透視平面図である。
図4のA−A線に沿った拡大断面図である。
図5に示す配線層の1つ下層の配線層を示す透視平面図である。
図4のB−B線に沿った拡大断面図である。
図4のC−C線に沿った拡大断面図である。
図3のB部の拡大平面において、図5に対応する配線層における配線レイアウトの一例を示す透視拡大平面図である。
図10に示す配線層の1つ下層の配線層を示す透視平面図である。
一実施の形態である半導体パッケージの組み立てフローを示す説明図である。
図4に示すボンディング領域にワイヤを接合した状態を示す拡大平面図である。
図13のA−A線に沿った拡大断面図である。
図10に対する変形例を示す拡大平面図である。
図5に対する変形例を示す拡大平面図である。
【発明を実施するための形態】
【0009】
(本願における記載形式・基本的用語・用法の説明)
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【0010】
同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe(シリコン・ゲルマニウム)合金、あるいはその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Cu層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。
【0011】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。また、以下の説明において、ある値と他の値とが「同じ」、あるいは「同一」と記載する場合があるが、「同じ」または「同一」の意味は、厳密に全く同じである場合の他、実質的に同等と見做せる範囲内において誤差がある場合も含む。
【0012】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【0013】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチング、あるいはドットパターンを付すことがある。
【0014】
本願において、半導体基板と、上記半導体基板上に積層された複数の配線層と、を有し、上記複数の配線層のうちの最上層にボンディングパッドが形成されたものを「半導体チップ」と呼ぶ。また、半導体チップが、配線基板あるいはリードフレームなどの基材に搭載され、上記ボンディングパッドが上記基材の外部端子と電気的に接続された構造物を、「半導体パッケージ」と呼ぶ。また、半導体チップおよび半導体パッケージの総称として「半導体装置」と呼ぶ。したがって、「半導体装置」と記載した場合には、半導体チップである場合もあるし、半導体パッケージである場合もある。
【0015】
また、「ボンディングパッド」は、半導体チップの外部端子であり、例えばワイヤ、あるいはバンプ電極などの導電性部材を接合可能な部位である。ボンディングパッドのうち、最上層の配線層を覆う絶縁膜から露出する露出面において、上記したワイヤ、あるいはバンプ電極などの導電性部材を接合する予定領域のことを「ボンディング領域」と呼ぶ。したがって、「ボンディング領域」には、実際に上記導電性部材が接合された後の接合面の他、接合する際の機械的な精度などの影響により、接合される可能性がある部分を含む。
【0016】
<半導体パッケージ>
まず、本実施の形態の半導体パッケージPKG1の構成例について、図1〜図3を用いて説明する。図1は本実施の形態の半導体パッケージの上面図である。また、図2は、図1のA−A線に沿った断面図である。
【0017】
以下では、半導体パッケージの構成例として、半導体チップの表面において露出するボンディングパッドに金属線であるワイヤが接続され、半導体チップの周囲に配置されたリードとボンディングパッドとがワイヤを介して接続された、リードフレーム型の半導体パッケージを取り上げて説明する。ただし、以下で説明する半導体チップをパッケージ化する態様には、種々の変形例がある。例えば、半導体チップがリードフレームではなく、配線基板に搭載される場合がある。また例えば、半導体チップのボンディングパッドが配線基板と対向するように配線基板上に搭載され、ボンディングパッドは、バンプ電極を介して配線基板と電気的に接続される場合がある。
【0018】
図1〜図3に示すように、半導体パッケージPKG1は、半導体チップCP(図2、図3参照)と、半導体チップCPの周囲に配置される外部端子である複数のリード(端子、外部端子)LDと、半導体チップCPと複数のリードLDを電気的に接続する導電性部材である複数のワイヤBW(図2参照)と、を有している。また、半導体チップCP、および複数のワイヤBWは、封止体(樹脂体)MRに封止されている。また、複数のリードLDのそれぞれのインナリード部ILD(図2参照)は封止体MRに封止され、かつ複数のリードLDのそれぞれのアウタリード部OLDは、封止体MRから露出している。
【0019】
図1に示すように、半導体パッケージPKG1が備える封止体MRの平面形状は四角形から成る。封止体MRは上面MRtと、上面MRtとは反対側の下面(裏面、被実装面)MRb(図2参照)と、上面MRtと下面MRbとの間に位置する複数の(図1では4つの)側面MRsとを有している。
【0020】
また、半導体パッケージPKG1では、平面形状が四角形からなる封止体MRの四つの辺のそれぞれに沿って、複数のリードLDが配置されている。複数のリードLDは、金属から成り、本実施の形態では、例えば銅(Cu)を主成分とする金属部材である。本実施の形態のように、封止体MRの四つの辺のそれぞれに沿って複数のリードLDが配列されている半導体パッケージは、QFP(Quad Flat Package)と呼ばれる。また、図示は省略するが、封止体MRが備える四つの辺のうち、互いに反対側に位置する二辺に沿って複数のリードLDが配列され、他の二辺にリードLDが配列されていない半導体パッケージはSOP(Small Outline Package)と呼ばれる。本実施の形態では、QFPである半導体パッケージPKG1に適用した実施態様を例示的に取り上げているが、上記したように種々の変形例がある。
【0021】
図2に示すように、複数のリードLDのアウタリード部OLDは、封止体MRの側面MRsにおいて、封止体MRの外側に向かって突出している。QFPやSOPの場合、アウタリード部OLDが封止体MRの側面MRsから突出し、実装面側に向かって曲がった形状になっている。なお、図示は省略するが、半導体パッケージPKG1に対する変形例として、複数のリードLDのそれぞれが、封止体MRの下面MRbにおいて露出する、所謂、ノンリードタイプの半導体パッケージもある。
【0022】
封止体MRの内部には半導体チップCPが封止されている。半導体チップCPは、表面(上面、主面)CPt、表面CPtの反対側の裏面CPb(図2参照)、および半導体チップCPの厚さ方向の断面視において、表面CPtと裏面CPbの間に位置する側面を有している。半導体チップCPの表面CPtには、表面CPtの外縁を構成する4つの辺のそれぞれに沿って複数のボンディングパッドPDがそれぞれ2列で設けられている。また、半導体チップCP(詳しくは、半導体基板)は、例えばシリコン(Si)から成る。図示は省略するが、半導体チップCPの主面(詳しくは、半導体チップCPの半導体基板の上面に設けられた半導体素子形成領域)には、複数の半導体素子(回路素子)が形成されている。そして、複数のボンディングパッドPDは、半導体チップCPの内部(詳しくは、表面CPtと図示しない半導体素子形成領域の間)に配置される配線層に形成された配線(図示は省略)を介して、この半導体素子と電気的に接続されている。つまり、複数のボンディングパッドPDは、半導体チップCPに形成された回路と、電気的に接続されている。
【0023】
また、半導体チップCPの表面CPtには、半導体チップCPの基板および配線を覆う絶縁膜が形成されており、複数のボンディングパッドPDのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このボンディングパッドPDは金属からなり、本実施の形態では、例えばアルミニウム(Al)からなる。
【0024】
半導体チップCPはチップ搭載部であるダイパッドDPに搭載されている。半導体パッケージPKG1の場合、封止体MRの内部にダイパッド(チップ搭載部)DPが配置され、半導体チップCPは、ダイパッドDPの上面(表面、主面、チップ搭載面)DPt上に搭載されている。
【0025】
また、図2に示すように半導体チップCPは、裏面CPbがダイパッドDPの上面DPtと対向した状態で、ダイボンド材(接着材)DBを介してダイパッドDP上に搭載されている。つまり、複数のボンディングパッドPDが形成された表面(主面)CPtの反対面(裏面CPb)をチップ搭載面(上面DPt)と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材DBは、半導体チップCPをダイボンディングする際の接着材であって、例えば、エポキシ系の熱硬化性樹脂、あるいは、このエポキシ系の熱硬化性樹脂に複数の導電性粒子(例えば銀粒子)が含有した導電性の樹脂接着材、あるいは、半田材である。
【0026】
半導体チップCPの周囲(言い換えれば、ダイパッドDPの周囲)には、複数のリードLDが配置されている。半導体チップCPの表面CPtにおいて露出する複数のボンディングパッド(電極)PDは、封止体MRの内部に位置する複数のリードLDのインナリード部ILDと、複数のワイヤ(導電性部材)BWを介してそれぞれ電気的に接続されている。ワイヤBWの一方の端部は、ボンディングパッドPDに接合され、他方の端部は、インナリード部ILDの一部分(ボンディング領域)に接合されている。
【0027】
<半導体チップ>
次に、図2に示す半導体チップCPの詳細について説明する。図3は、図2に示す半導体チップを表面側から視た平面図である。図4は、図3に示すA部の拡大平面図である。図5は、図4に示すボンディングパッドと下層の配線層に形成された配線との位置関係を示す透視平面図である。図6は、図4のA−A線に沿った拡大断面図である。図7は、図5に示す配線層の1つ下層の配線層を示す透視平面図である。図8は、図4のB−B線に沿った拡大断面図、図9は図4のC−C線に沿った拡大断面図である。図5は、図6に示す配線層CL2の平面図であるが、配線層CL2に形成される配線と、ボンディングパッドPDおよびボンディング領域PDr1との平面的な位置関係を明示するため、これらの輪郭を点線で示している。図7は、図6に示す配線層CL3の平面図であるが、配線層CL3に形成される配線と、配線層CL2に形成される配線との平面的な位置関係を明示するため、配線層CL2に形成される配線の輪郭を点線で示している。図8および図9では、図6に示す複数の配線層CLのうち、配線層CL1〜CL3の各層を示し、配線層CL4〜CL10の各層は図示を省略している。
【0028】
半導体チップCPは、半導体基板SS(図6参照)と、半導体基板SSの主面SSt(図6参照)上に積層される複数の配線層CLと、最上層の配線層CL1(図6参照)を覆う絶縁膜PVと、配線層CL1に形成される複数のボンディングパッドPDと、を有する。
【0029】
半導体基板SSの主面SSt(図6参照)は、平面視において四角形を成し、X方向(図3参照)に延びる辺CPs1(図3参照)、X方向とは交差(直交)するY方向に沿って延びる辺CPs2(図3参照)、辺CPs1の反対側に位置する辺CPs3(図3参照)、および辺CPs2の反対側に位置する辺CPs4(図3参照)を備えている。半導体基板SSの主面SSt(図6参照)は、複数の半導体素子Q1(図6参照)が形成される半導体素子形成面である。半導体基板SSは、半導体チップCPの基材であって、例えば、シリコン(Si)を主要な成分として構成されている。
【0030】
また、図6に示すように、半導体基板SSの主面SSt上には、複数の配線層CLが積層されている。複数の配線層CLは、図6に示すように、ファイン層FNLと、このファイン層FNL上に形成されたグローバル層GBLと、を有する。図6に示すように、グローバル層GBLは、配線層CL2、CL3を有する。また、図6に示すように、ファイン層FNLは、配線層CL4、CL5、CL6、CL7、CL8、CL9、CL10を有する。ここで、グローバル層GBLを構成する配線層CL2、CL3に形成された各配線の厚さは、ファイン層FNLを構成する配線層CL4、CL5、CL6、CL7、CL8、CL9、CL10に形成された各配線の厚さよりも大きい。また、グローバル層GBLを構成する配線層CL2、CL3に形成された各配線の幅(太さ)は、ファイン層FNLを構成する配線層CL4、CL5、CL6、CL7、CL8、CL9、CL10に形成された各配線の幅(太さ)よりも大きい。複数の配線層CLのうち、最上層の配線層CL1には、複数のボンディングパッドPDが形成されている。複数のボンディングパッドPDのそれぞれは、複数の配線層CLに形成された導体パターンCWPを介して半導体基板SSの主面SStに形成された半導体素子(例えば、図6に半導体素子Q1)と電気的に接続されている。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

ルネサスエレクトロニクス株式会社
電子装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体装置
ルネサスエレクトロニクス株式会社
半導体記憶装置
ルネサスエレクトロニクス株式会社
機能安全システム
ルネサスエレクトロニクス株式会社
半導体装置の製造方法
ルネサスエレクトロニクス株式会社
半導体装置の製造方法
ルネサスエレクトロニクス株式会社
半導体装置の製造方法
ルネサスエレクトロニクス株式会社
半導体装置及びその動作方法
ルネサスエレクトロニクス株式会社
半導体装置及びその動作方法
ルネサスエレクトロニクス株式会社
印刷制御装置及びプログラム
ルネサスエレクトロニクス株式会社
半導体装置およびその製造方法
ルネサスエレクトロニクス株式会社
半導体装置およびその制御方法
ルネサスエレクトロニクス株式会社
半導体装置および電源管理IC
ルネサスエレクトロニクス株式会社
半導体装置およびその製造方法
ルネサスエレクトロニクス株式会社
画像処理装置及び画像処理方法
ルネサスエレクトロニクス株式会社
半導体装置およびその製造方法
ルネサスエレクトロニクス株式会社
半導体装置およびその製造方法
ルネサスエレクトロニクス株式会社
半導体装置およびその製造方法
続きを見る