TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021027145
公報種別公開特許公報(A)
公開日20210222
出願番号2019143499
出願日20190805
発明の名称半導体モジュール
出願人住友電気工業株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20210125BHJP(基本的電気素子)
要約【課題】発生するサージ電圧を効果的に抑制することができる半導体モジュールを提供する。
【解決手段】半導体モジュール100は、複数の半導体チップ60、70が搭載された回路基板160と、回路基板160に接続された正極となるP電極板130、負極となるN電極板140及び出力がなされるO電極板150と、回路基板160と、P電極板130、N電極板140及びO電極板150の一部を覆うケース110と、スナバ回路モジュール200が入れられるケース110の外側の面に設けられた凹部112と、を有し、P電極板130、N電極板140及びO電極板150は、各々スナバ接続端子133、143、153を有しており、ケース110の外側の面111の凹部112の周囲には、P電極板130のスナバ接続端子13、N電極板140のスナバ接続端子143、O電極板150のスナバ接続端子153のうちの2以上が露出している。
【選択図】 図3
特許請求の範囲【請求項1】
複数の半導体チップが搭載された回路基板と、
前記回路基板に接続された正極となるP電極板、前記回路基板に接続された負極となるN電極板及び前記回路基板に接続された出力がなされるO電極板と、
前記回路基板と、前記P電極板、前記N電極板及び前記O電極板の一部を覆うケースと、
スナバ回路モジュールが入れられる前記ケースの外側の面に設けられた凹部と、
を有し、
前記P電極板、前記N電極板及び前記O電極板は、各々スナバ接続端子を有しており、
前記ケースの外側の面の前記凹部の周囲には、前記P電極板のスナバ接続端子、前記N電極板のスナバ接続端子、前記O電極板のスナバ接続端子のうちの2以上が露出している半導体モジュール。
続きを表示(約 640 文字)【請求項2】
前記スナバ回路モジュールは、コンデンサを含み、前記スナバ接続端子と接続される2以上の電極端子を有しており、
前記凹部には、前記スナバ回路モジュールが入れられ、前記スナバ回路モジュールの電極端子と、前記スナバ接続端子とが接続されている請求項1に記載の半導体モジュール。
【請求項3】
前記ケースの外側の面の前記凹部の周囲には、前記P電極板のスナバ接続端子、前記N電極板のスナバ接続端子、前記O電極板のスナバ接続端子のすべてが露出している請求項1または2に記載の半導体モジュール。
【請求項4】
前記ケースは、外側に6以上の面を有し、
前記ケースには、放熱板が取り付けられており、
前記凹部は、前記放熱板と反対側の面に設けられている請求項1から請求項3のいずれか一項に記載の半導体モジュール。
【請求項5】
前記回路基板は、一方の面に、正極となるP側導電領域、負極となるN側導電領域及び出力がなされるO導電領域が設けられており、
前記O導電領域に実装された第1の半導体チップと、
前記P側導電領域に実装された第2の半導体チップと、
を有し、
P側導電領域には、前記P電極板が接続されており、
N側導電領域には、前記N電極板が接続されており
O導電領域には、前記O電極板が接続されている請求項1から請求項4のいずれか一項に記載の半導体モジュール。

発明の詳細な説明【技術分野】
【0001】
本発明は、半導体モジュールに関するものである。
続きを表示(約 5,300 文字)【背景技術】
【0002】
半導体モジュールとして、電源に一対の半導体素子を直列に接続し、その一対の半導体素子をスイッチングさせ、一対の半導体素子の間から出力を得る装置がある。大電流を流すことのできる半導体素子を有する半導体モジュールは、電気自動車等の他、電力用途等に用いられている。このような半導体モジュールでは、インダクタンスに起因したサージ電圧が発生することから、発生するサージ電圧を抑制するため、半導体モジュールの外部にスナバ回路を取り付けることが開示されている。
【先行技術文献】
【特許文献】
【0003】
特開2015−135895号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、半導体モジュールの外にスナバ回路を取り付けた場合、半導体モジュールの内部に設けられた半導体素子とスナバ回路との間の配線距離が長くなるため、十分にサージ電圧を抑制することができない場合がある。
【0005】
このため、サージ電圧を効果的に抑制することのできる半導体モジュールが求められている。
【課題を解決するための手段】
【0006】
本実施形態の一観点によれば、半導体モジュールは、複数の半導体チップが搭載された回路基板と、回路基板に接続された正極となるP電極板、回路基板に接続された負極となるN電極板及び回路基板に接続された出力がなされるO電極板と、回路基板と、P電極板、N電極板及びO電極板の一部を覆うケースと、スナバ回路モジュールが入れられるケースの外側の面に設けられた凹部と、を有する。更に、P電極板、N電極板及びO電極板は、各々スナバ接続端子を有しており、ケースの外側の面の凹部の周囲には、P電極板のスナバ接続端子、N電極板のスナバ接続端子、O電極板のスナバ接続端子のうちの2以上が露出している。
【発明の効果】
【0007】
本開示によれば、半導体モジュールにおいて発生するサージ電圧を効果的に抑制することができる。
【図面の簡単な説明】
【0008】
図1は、半導体モジュールの斜視図である。
図2は、半導体モジュールの回路図である。
図3は、本開示の実施形態の半導体モジュールの斜視図である。
図4は、本開示の実施形態の半導体モジュールの内部の説明図(1)である。
図5は、本開示の実施形態の半導体モジュールの内部の説明図(2)である。
図6は、本開示の実施形態の半導体モジュールの上面図である。
図7は、本開示の実施形態の半導体モジュールの内部の構造図である。
図8は、スナバ回路モジュールの説明図である。
図9は、本開示の実施形態の半導体モジュールにスナバ回路モジュールが取り付けられた状態の斜視図である。
図10は、他のスナバ回路モジュールの説明図である。
【発明を実施するための形態】
【0009】
実施するための形態について、以下に説明する。
【0010】
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
【0011】
〔1〕 本開示の一態様に係る半導体モジュールは、複数の半導体チップが搭載された回路基板と、前記回路基板に接続された正極となるP電極板、前記回路基板に接続された負極となるN電極板及び前記回路基板に接続された出力がなされるO電極板と、前記回路基板と、前記P電極板、前記N電極板及び前記O電極板の一部を覆うケースと、スナバ回路モジュールが入れられる前記ケースの外側の面に設けられた凹部と、を有し、前記P電極板、前記N電極板及び前記O電極板は、各々スナバ接続端子を有しており、前記ケースの外側の面の前記凹部の周囲には、前記P電極板のスナバ接続端子、前記N電極板のスナバ接続端子、前記O電極板のスナバ接続端子のうちの2以上が露出している。
【0012】
これにより、スナバ回路モジュールを半導体チップの近くに配置することができ、サージ電圧を効果的に抑制することができる。
【0013】
〔2〕 前記スナバ回路モジュールは、コンデンサを含み、前記スナバ接続端子と接続される2以上の電極端子を有しており、前記凹部には、前記スナバ回路モジュールが入れられ、前記スナバ回路モジュールの電極端子と、前記スナバ接続端子とが接続されている。
【0014】
〔3〕 前記ケースの外側の面の前記凹部の周囲には、前記P電極板のスナバ接続端子、前記N電極板のスナバ接続端子、前記O電極板のスナバ接続端子のすべてが露出している。
【0015】
〔4〕 前記ケースは、外側に6以上の面を有し、前記ケースには、放熱板が取り付けられており、前記凹部は、前記放熱板と反対側の面に設けられている。
【0016】
〔5〕 前記回路基板は、一方の面に、正極となるP側導電領域、負極となるN側導電領域及び出力がなされるO導電領域が設けられており、前記O導電領域に実装された第1の半導体チップと、前記P側導電領域に実装された第2の半導体チップと、を有し、P側導電領域には、前記P電極板が接続されており、N側導電領域には、前記N電極板が接続されておりO導電領域には、前記O電極板が接続されている。
【0017】
[本開示の実施形態の詳細]
以下、本開示の一実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。また、本開示においては、X1−X2方向、Y1−Y2方向、Z1−Z2方向を相互に直交する方向とする。また、X1−X2方向及びY1−Y2方向を含む面をXY面と記載し、Y1−Y2方向及びZ1−Z2方向を含む面をYZ面と記載し、Z1−Z2方向及びX1−X2方向を含む面をZX面と記載する。
【0018】
最初に、前述した半導体モジュールについて、図1に基づき説明する。図1に示す半導体モジュール10は、ケース20と蓋30により形成された直方体の形状の筐体の内部に複数の半導体チップが設置されている。この筐体のXY面に平行となるZ1側の一方の面に蓋30が取り付けられており、蓋30より複数の信号端子40がZ1側に延びている。筐体の一方の面の形状は概ね長方形であり、X2側には、電力が供給される2つの入力端子となるN電極端子51及びP電極端子52が設けられており、X1側には、この半導体モジュールの出力端子となるO電極端子53が設けられている。
【0019】
この半導体モジュール10の内部には、例えば、図2に示されるように、第1の半導体チップ60及び第2の半導体チップ70が設けられている。第1の半導体チップ60及び第2の半導体チップ70は、大電流、高耐圧に対応するため、炭化珪素(SiC)により形成されており、各々複数設けられていてもよい。尚、図示はしないが、実際には、第1の半導体チップ60には、一方の面にゲート電極及びソース電極が設けられており、一方の面とは反対の他方の面にドレイン電極が設けられている。また、第2の半導体チップ70には、一方の面にゲート電極及びソース電極が設けられており、一方の面とは反対の他方の面にドレイン電極が設けられている。
【0020】
この半導体モジュール10においては、第1の半導体チップ60のソース電極がN電極端子51に接続されており、第2の半導体チップ70のドレイン電極がP電極端子52に接続されている。第1の半導体チップ60のドレイン電極及び第2の半導体チップ70のソース電極はともに、O電極端子53に接続されている。第1の半導体チップ60のゲート電極、第2の半導体チップ70のゲート電極は、対応する不図示の信号端子に各々接続されている。
【0021】
図1に示される半導体モジュール10には、N電極端子51及びP電極端子52に接続されるスナバ回路80が取り付けられる。スナバ回路80は、樹脂材料に固められてモジュール化されており、内部にコンデンサ、抵抗、ダイオード等を有しており、半導体モジュール10において生じるサージ電圧を抑制することができる。図1に示されるように、スナバ回路80を半導体モジュール10の外側に取り付けた場合、半導体モジュール10の内部に搭載されている図1には不図示の第1の半導体チップ及び第2の半導体チップとスナバ回路80との間の配線の距離が長くなる。このため、スナバ回路80によるサージ電圧を十分に抑制することができない場合がある。
【0022】
特に、第1の半導体チップ60及び第2の半導体チップ70が炭化珪素により形成されている場合には、高速動作させるとサージ電圧の発生が顕著となることから、より一層、サージ電圧を抑制することが求められる。
【0023】
尚、半導体モジュールの内部の第1の半導体チップ60及び第2の半導体チップ70が搭載されている回路基板に、直接、コンデンサや抵抗を取り付けてスナバ回路を形成する方法も考えられる。しかしながら、半導体モジュールの用途によって、スナバ回路に用いられるコンデンサの容量値や抵抗の抵抗値が変わるため、用途によって作り分ける場合には、製造工程が複雑となり、コストがアップしてしまう。また、第1の半導体チップ60及び第2の半導体チップ70において発生した熱により、スナバ回路を形成しているコンデンサや抵抗がダメージを受ける可能性がある。
【0024】
(半導体モジュール)
次に、第1の実施形態における半導体モジュールについて図3等に基づき説明する。
【0025】
本実施形態における半導体モジュール100は、ケース110に放熱板120が取り付けられている。ケース110は6以上の面を有しており、Z2側に放熱板120が取り付けられており、放熱板120とは反対側のケース110の外側の面となる上面111には、中央部分に凹部112が設けられている。凹部112には、スナバ回路モジュール200を入れることができる。
【0026】
本実施形態における半導体モジュール100の内部には、図4に示されるように、XY面に平行な放熱板120のZ1側の面に回路基板160が取り付けられている。回路基板160の表面、即ち、放熱板120とは反対側の一方の面160aには、負極となるN側導電領域161、正極となるP側導電領域162及び出力がなされるO導電領域163等の電極パターンが形成されている。
【0027】
図4に示されるように、回路基板160には、4つの第1の半導体チップ60と4つの第2の半導体チップ70が実装されている。具体的には、第1の半導体チップ60は、O導電領域163の上に実装されており、第1の半導体チップ60の他方の面のドレイン電極は、O導電領域163にハンダ等により接合されている。第2の半導体チップ70は、P側導電領域162の上に実装されており、第2の半導体チップ70の他方の面のドレイン電極は、P側導電領域162にハンダ等により接合されている。
【0028】
第1の半導体チップ60の一方の面のソース電極は、ボンディングワイヤ166によりN側導電領域161と接続されており、第2の半導体チップ70の一方の面のソース電極は、ボンディングワイヤ167によりO導電領域163と接続されている。
【0029】
更に、図5に示すように、回路基板160には、P電極板130、N電極板140、O電極板150が取り付けられている。
【0030】
P電極板130は、厚さが約1mmの銅等の金属板を加工することにより形成されており、P電極板130は、XY面に平行な平板部131を有している。P電極板130のX1方向側の端部には、Z2側に設けられた基板接続部132とZ1側に設けられたスナバ接続端子133とを有している。基板接続部132及びスナバ接続端子133は、P電極板130を形成している金属板を折り曲げることにより形成されている。P電極板130の基板接続部132は、回路基板160のP側導電領域162と接続されている。また、P電極板130のX2方向側には、不図示のNバスバー等の接続端子とネジ等により接続するため、Z1−Z2方向に貫通する貫通穴134が設けられている。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

住友電気工業株式会社
増幅器
住友電気工業株式会社
描画装置
住友電気工業株式会社
燃料電池
住友電気工業株式会社
駆動回路
住友電気工業株式会社
光変調器
住友電気工業株式会社
電子機器
住友電気工業株式会社
光変調器
住友電気工業株式会社
光受信器
住友電気工業株式会社
受光装置
住友電気工業株式会社
受光素子
住友電気工業株式会社
受光素子
住友電気工業株式会社
光ファイバ
住友電気工業株式会社
光コネクタ
住友電気工業株式会社
半導体装置
住友電気工業株式会社
半導体装置
住友電気工業株式会社
半導体装置
住友電気工業株式会社
高周波増幅器
住友電気工業株式会社
給電システム
住友電気工業株式会社
半導体光素子
住友電気工業株式会社
半導体積層体
住友電気工業株式会社
光モジュール
住友電気工業株式会社
多芯ケーブル
住友電気工業株式会社
蓄電システム
住友電気工業株式会社
光モジュール
住友電気工業株式会社
多芯ケーブル
住友電気工業株式会社
差動増幅回路
住友電気工業株式会社
光トランシーバ
住友電気工業株式会社
ミラー駆動機構
住友電気工業株式会社
ミラー駆動機構
住友電気工業株式会社
ミラー駆動機構
住友電気工業株式会社
二芯平行ケーブル
住友電気工業株式会社
緊張材の定着構造
住友電気工業株式会社
分岐付きケーブル
住友電気工業株式会社
電気絶縁ケーブル
住友電気工業株式会社
半導体モジュール
住友電気工業株式会社
炭化珪素半導体装置
続きを見る