TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2021016277
公報種別公開特許公報(A)
公開日20210212
出願番号2019130881
出願日20190716
発明の名称給電装置
出願人矢崎総業株式会社
代理人個人,個人
主分類H02J 1/00 20060101AFI20210115BHJP(電力の発電,変換,配電)
要約【課題】多電圧の入出力構成であっても装置全体の大型化を回避し、且つコストアップを抑制しつつ、ソフトスイッチング動作を容易に行うことができる給電装置を提供する。
【解決手段】給電装置1は、第1電源部13aと、第2電源部13bとを有する電源部13と、スイッチング素子Q1〜Q5と、スイッチング素子Q1〜Q5に並列に接続されたコンデンサC1〜C5とを有する複数のスイッチング部と、第1電源部13aと、第2電源部13bとの間に配置され、ソフトスイッチング時に複数のコンデンサC1〜C5の一部とで共振回路を形成するコイルL1と、コイルL1と複数のスイッチング素子Q1〜Q5の一部とによる昇圧チョッパ回路及びコイルL1と複数のスイッチング素子Q1〜Q5の他の一部とによる降圧チョッパ回路の何れか一方を形成させる制御を行う制御部12とを備える。
【選択図】図1
特許請求の範囲【請求項1】
受電装置に電力を供給する給電装置であって、
第1電源部と、前記第1電源部と異なる出力電圧を出力する第2電源部とを有し、前記第1電源部及び前記第2電源部の何れか一方から前記受電装置に電力を供給する電源部と、
スイッチング素子と、前記スイッチング素子に並列に接続されたコンデンサと、を有し、前記電源部と、前記受電装置との接続経路を形成する複数のスイッチング部と、
前記第1電源部と、前記第2電源部との間に配置され、ソフトスイッチング時に複数の前記コンデンサの一部とで共振回路を形成するコイルと、
前記コイルと複数の前記スイッチング素子の一部とによる昇圧チョッパ回路及び前記コイルと複数の前記スイッチング素子の他の一部とによる降圧チョッパ回路の何れか一方を形成させる制御を行う制御部と、
を備える、
ことを特徴とする給電装置。
続きを表示(約 170 文字)【請求項2】
前記制御部は、
前記昇圧チョッパ回路を形成させる制御を行う場合、複数の前記スイッチング素子の一部をオンからオフに制御するものであり、
前記降圧チョッパ回路を形成させる制御を行う場合、複数の前記スイッチング素子の他の一部をオンからオフに制御するものである、
ことを特徴とする請求項1に記載の給電装置。

発明の詳細な説明【技術分野】
【0001】
本開示は、給電装置に関する。
続きを表示(約 8,400 文字)【背景技術】
【0002】
従来、DCDCコンバータのように共振現象を利用してソフトスイッチング動作を行うことにより、スイッチング素子のオンオフ動作時に発生するスイッチング損失を抑制する給電装置が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2018−074683号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、電荷量は容量に印加する電圧に比例するため、給電装置の電源部に含まれる第1電源部及び第2電源部のそれぞれの出力電圧が異なる場合、出力電圧ごとにスイッチング素子の寄生容量に印加する電圧が異なるものとなり、スイッチング素子の寄生容量の充放電に必要な電荷量が異なるものとなる。しかし、複数の電源系統を設ければ、電源系統の経路が複雑化するため、ソフトスイッチング動作が難しくなる。また、スイッチング動作を容易に行うために電源系統の経路の複雑化を避けるには、電源系統の数だけ給電装置の数を増やせばよいが、装置全体が大型化するだけでなく、部品数増加によるコストアップの要因となる。
【0005】
よって、特許文献1に記載のような従来技術の回路構成において、多電圧の入出力に対応しつつ、ソフトスイッチング動作を容易に行うためには、電源系統の数だけ給電装置の数を増やさなければならないため、装置全体が大型化するだけでなく部品数増加によるコストアップの要因ともなる。
【0006】
本開示はこのような状況に鑑みてなされたものであり、多電圧の入出力構成であっても装置全体の大型化を回避し、且つコストアップを抑制しつつ、ソフトスイッチング動作を容易に行うことができる。
【課題を解決するための手段】
【0007】
本開示の一側面である給電装置は、受電装置に電力を供給する給電装置であって、第1電源部と、前記第1電源部と異なる出力電圧を出力する第2電源部とを有し、前記第1電源部及び前記第2電源部の何れか一方から前記受電装置に電力を供給する電源部と、スイッチング素子と、前記スイッチング素子に並列に接続されたコンデンサと、を有し、前記電源部と、前記受電装置との接続経路を形成する複数のスイッチング部と、前記第1電源部と、前記第2電源部との間に配置され、ソフトスイッチング時に複数の前記コンデンサの一部とで共振回路を形成するコイルと、前記コイルと複数の前記スイッチング素子の一部とによる昇圧チョッパ回路及び前記コイルと複数の前記スイッチング素子の他の一部とによる降圧チョッパ回路の何れか一方を形成させる制御を行う制御部と、を備える。
【発明の効果】
【0008】
本開示の一側面によれば、多電圧の入出力構成であっても装置全体の大型化を回避し、且つコストアップを抑制しつつ、ソフトスイッチング動作を行うことができる。
【図面の簡単な説明】
【0009】
本開示を適用した実施形態に係る給電装置1及び受電装置3のブロック図である。
本開示を適用した実施形態に係る動作モード(1)の一例を説明する図である。
本開示を適用した実施形態に係る動作モード(2)の一例を説明する図である。
本開示を適用した実施形態に係る動作モード(3)の一例を説明する図である。
本開示を適用した実施形態に係る動作モード(4)の一例を説明する図である。
本開示を適用した実施形態に係る動作モード(5)の一例を説明する図である。
本開示を適用した実施形態に係る動作モード(6)の一例を説明する図である。
本開示を適用した実施形態に係る動作モード(7)の一例を説明する図である。
本開示を適用した実施形態に係るスイッチング素子Q1〜スイッチング素子Q10のそれぞれのゲート−ソース間の電圧Vgs(Q1)〜ゲート−ソース間の電圧Vgs(Q10)の波形例を説明する図である。
本開示を適用した実施形態に係る給電装置1及び受電装置3において、スイッチング素子Q4のドレイン−ソース間の電圧Vds(Q4)、コイルL1〜コイルL3のそれぞれを流れる電流IL1〜電流IL3並びに第1蓄電部33b及び第2蓄電部33aのそれぞれに流れる電流Ico1及び電流Ico2の一例を示す図である。
本開示を適用した実施形態に係るスイッチング素子Q4のドレイン−ソース間の電圧Vds(Q4)、コイルL1〜コイルL3のそれぞれを流れる電流IL1〜電流IL3並びに第1蓄電部及び第2蓄電部のそれぞれに流れる電流Ico1及び電流Ico2の波形例を説明する図である。
本開示を適用した実施形態に係るスイッチング素子Q1〜スイッチング素子Q5のそれぞれのドレイン−ソース間の電圧Vds(Q1)〜ドレイン−ソース間の電圧Vds(Q5)及び電流Id(Q1)〜電流Id(Q5)の波形例を説明する図である。
本開示を適用した実施形態に係るスイッチング素子Q6〜スイッチング素子Q10のそれぞれのドレイン−ソース間の電圧Vds(Q6)〜ドレイン−ソース間の電圧Vds(Q10)及び電流Id(Q6)〜電流Id(Q10)の波形例を説明する図である。
本開示を適用した実施形態に係る給電装置1及び受電装置3にさらに受電装置5を追加したブロック図である。
【発明を実施するための形態】
【0010】
以下、図面に基づいて本開示の実施形態を説明するが、本開示は以下の実施形態に限られるものではない。
【0011】
図1は、本開示を適用した実施形態に係る給電装置1及び受電装置3のブロック図である。図1に示すように、給電装置1は、インダクタンスLとしてコイルL3が含まれる送電線を介して受電装置3に電力を供給するものである。また、受電装置3は、給電装置1と入出力を反転させた回路構成となっており、制御も同様にスイッチング素子Q1〜Q5と対応するスイッチング素子Q6〜Q10を同じタイミングで動作させることでソフトスイッチングが可能である。なお、スイッチング素子Q1〜Q5の何れか1つ又はスイッチング素子Q6〜Q10の何れか1つを指すときはスイッチング素子Qと称する。また、コンデンサC1〜C5の何れか1つ又はコンデンサC6〜C10の何れか1つを指すときはコンデンサCと称する。
【0012】
給電装置1は、給電回路11と、制御部12と、電源部13とを備えている。給電回路11は、スイッチング素子Q1〜Q5、コンデンサC1〜C5及びコイルL1を備えている。スイッチング素子Q1〜Q5のそれぞれには、ソフトスイッチング用の外付け部品としてコンデンサC1〜C5のそれぞれが並列に接続されている。直列に接続されたスイッチング素子Q1及びスイッチング素子Q2と、直列に接続されたスイッチング素子Q3及びスイッチング素子Q4とは並列に接続されている。スイッチング素子Q1のドレイン側は電源部13に含まれる第2電源部13bの正極側に接続され、スイッチング素子Q2のソース側は電源部13に含まれる第2電源部13bの負極側に接続されている。スイッチング素子Q3のドレイン側は電源部13に含まれる第1電源部13aの正極側に接続され、スイッチング素子Q4のソース側は電源部13に含まれる第1電源部13aの負極側に接続されている。
【0013】
スイッチング素子Q1とスイッチング素子Q2との接続点と、スイッチング素子Q3とスイッチング素子Q4との接続点との間には、スイッチング素子Q5が接続されている。また、スイッチング素子Q1及びスイッチング素子Q5と並列にコイルL1が接続されている。なお、電源部13においては、第1電源部13aの出力電圧Vb1の方が第2電源部13bの出力電圧Vb2よりも高いものが配置されている。また、第1電源部13aと第2電源部13bとは並列に設けられている。
【0014】
つまり、電源部13は、2つの異なる出力電圧Vb1,Vb2の何れかを受電装置3に出力するものである。スイッチング素子Q1〜Q5のそれぞれと、コンデンサC1〜C5のそれぞれとでスイッチング部が複数形成され、複数のスイッチング部から構成される給電回路11は、電源部13と、受電装置3との接続経路を形成するものである。また、コイルL1は、第1電源部13aと、第2電源部13bとの間に配置され、ソフトスイッチング時に複数のコンデンサC1〜C5の一部とで共振回路を形成するものである。なお、スイッチング素子Q1〜Q5のそれぞれのドレイン−ソース間には等価的にボディダイオードD1〜D5のそれぞれが並列に内蔵されている。つまり、スイッチング素子Q1〜Q5のそれぞれのドレイン−ソース間にはボディダイオードD1〜D5のそれぞれが並列に接続されている。なお、ボディダイオードD1〜D5を総称してボディダイオードDと称する。
【0015】
制御部12は、演算部12aと、駆動回路12bとを備えている。演算部12aは、ROM、RAM、CPU及びI/Oインターフェースを備え、マイクロコンピュータとして構成されている。駆動回路12bは、スイッチング素子Q1〜Q5のそれぞれのゲート側にゲート−ソース間の電圧Vgs(Q1)〜(Q5)を出力する。制御部12は、コイルL1と複数のスイッチング素子Q1〜Q5の一部とによる昇圧チョッパ回路及びコイルL1と複数のスイッチング素子Q1〜Q5の他の一部とによる降圧チョッパ回路の何れか一方を形成させる制御を行うものである。
【0016】
受電装置3は、受電回路31と、制御部32と、蓄電部33とを備えている。受電回路31は、スイッチング素子Q6〜Q10、コンデンサC6〜C10及びコイルL2を備えている。スイッチング素子Q6〜Q10のそれぞれには、ソフトスイッチング用の外付け部品としてコンデンサC6〜C10のそれぞれが並列に接続されている。直列に接続されたスイッチング素子Q8及びスイッチング素子Q9と、直列に接続されたスイッチング素子Q6及びスイッチング素子Q7とは並列に接続されている。直列に接続されたスイッチング素子Q8及びスイッチング素子Q9は、スイッチング素子Q8のドレイン側は蓄電部33に含まれる第2蓄電部33aの正極側に接続され、スイッチング素子Q9のソース側は蓄電部33に含まれる第2蓄電部33aの負極側に接続されている。スイッチング素子Q6のドレイン側は蓄電部33に含まれる第1蓄電部33bの正極側に接続され、スイッチング素子Q7のソース側は第1蓄電部33bの負極側に接続されている。
【0017】
スイッチング素子Q8とスイッチング素子Q9との接続点と、スイッチング素子Q6とスイッチング素子Q7との接続点との間には、スイッチング素子Q10が接続されている。また、スイッチング素子Q8及びスイッチング素子Q10と並列にコイルL2が接続されている。なお、蓄電部33においては、第1蓄電部33bの方が第2蓄電部33aよりも容量が大きいものが配置されている。また、第1蓄電部33bと第2蓄電部33aとは並列に設けられている。
【0018】
つまり、蓄電部33は、給電装置1から供給される電力が給電される場合、2つの異なる容量の何れかに蓄電可能なものである。スイッチング素子Q6〜Q10のそれぞれと、コンデンサC6〜C10のそれぞれとでスイッチング部が複数形成され、複数のスイッチング部から構成される受電回路31は、蓄電部33と、給電装置1との接続経路を形成するものである。また、コイルL2は、第1蓄電部33bと、第2蓄電部33aとの間に配置され、ソフトスイッチング時に複数のコンデンサC6〜C10の一部とで共振回路を形成するものである。なお、スイッチング素子Q6〜Q10のそれぞれのドレイン−ソース間には等価的にボディダイオードD6〜D10のそれぞれが並列に内蔵されている。つまり、スイッチング素子Q6〜Q10のそれぞれのドレイン−ソース間にはボディダイオードD6〜D10のそれぞれが並列に接続されている。なお、ボディダイオードD6〜D10を総称してボディダイオードDと称する。
【0019】
制御部32は、演算部32aと、駆動回路32bとを備えている。演算部32aは、ROM、RAM、CPU及びI/Oインターフェースを備え、マイクロコンピュータとして構成されている。駆動回路32bは、スイッチング素子Q6〜Q10のそれぞれのゲート側にゲート−ソース間の電圧Vgs(Q6)〜(Q10)を出力する。制御部32は、コイルL2と複数のスイッチング素子Q6〜Q10の一部とによる昇圧チョッパ回路及びコイルL2と複数のスイッチング素子Q6〜Q10の他の一部とによる降圧チョッパ回路の何れか一方を形成させる制御を行うものである。
【0020】
次に、第1電源部13aから第1蓄電部33bへ、又は第2電源部13bから第2蓄電部33aへの給電をする際、コイルL1,L2の磁気エネルギーによる起電圧を利用したZVS(Zero Voltage Switching)、すなわち、電圧がゼロの状態で行うスイッチングを実現することにより、スイッチング素子Q1〜Q10に寄生容量が存在したとしても、スイッチング素子Q1〜Q10のオンオフ切替時に寄生容量の充放電により発生する短絡電流を抑制させるスイッチング素子Q1〜Q10の制御について説明する。なお、以降の説明において、スイッチング素子Q1〜Q5の制御主体は制御部12になり、スイッチング素子Q6〜Q10の制御主体は制御部32になるが、それらの制御主体の説明は省略する。
【0021】
図2は、本開示を適用した実施形態に係る動作モード(1)の一例を説明する図である。図2に示すように、スイッチング素子Q1,Q3,Q5,Q6,Q8,Q10をオフ状態に制御し、スイッチング素子Q2,Q4,Q7,Q9をオン状態に制御し、コイルL1,L2に磁気エネルギーを蓄電する。
【0022】
図3は、本開示を適用した実施形態に係る動作モード(2)の一例を説明する図である。図3に示すように、スイッチング素子Q2,Q4,Q7,Q9,Q10をオン状態からオフ状態に制御し、コイルL1,L2に蓄電された磁気エネルギーを利用した昇圧動作を行うことで、コンデンサC1,C3,C6,C8の放電と、コンデンサC2,C4,C5,C7,C9,C10の充電とを行う。
【0023】
図4は、本開示を適用した実施形態に係る動作モード(3)の一例を説明する図である。図4に示すように、図3の動作モード(2)の昇圧動作によりスイッチング素子Q4(Q7)のドレイン−ソース間の電圧Vds(Q4)(Vds(Q7))が第1電源部13a(第1蓄電部33b)とスイッチング素子Q3(Q6)と並列に接続されたボディダイオードD3(D6)の順方向降下電圧Vf(D3)(Vf(D6))との合計電圧に達したときにスイッチング素子Q3(Q6)のボディダイオードD3(D6)を介して第1電源部13a(第1蓄電部33b)に電力が回生される。
【0024】
図5は、本開示を適用した実施形態に係る動作モード(4)の一例を説明する図である。図5に示すように、スイッチング素子Q3(Q6)をオフ状態からオン状態に制御し、第1電源部13aから第1蓄電部33bに給電を行うと同時にコイルL1,L2をこれまでとは逆方向に電流IL1,IL2を流すことで磁気エネルギーを蓄電する。コイルL1に流した電流IL1は第2電源部13bに給電し、コイルL2に流した電流IL2は第2蓄電部33aに給電する。
【0025】
図6は、本開示を適用した実施形態に係る動作モード(5)の一例を説明する図である。図6に示すように、スイッチング素子Q3(Q6)をオン状態からオフ状態に制御し、コイルL1,L2に蓄電された磁気エネルギーを利用した降圧動作を行うことで、コンデンサC1,C3,C6,C8の充電と、コンデンサC2,C4,C5,C7,C9,C10の放電とを行う。充放電はコンデンサC4(C7)の両端電圧Vc4(Vc7)が第2電源部13b(第2蓄電部33a)の出力電圧Vb2(両端電圧Vco2)と等しくなったところで終了する。
【0026】
図7は、本開示を適用した実施形態に係る動作モード(6)の一例を説明する図である。図7に示すように、スイッチング素子Q1,Q5,Q8,Q10をオフ状態からオン状態に制御し、第2電源部13bから第2蓄電部33aに給電を行う。
【0027】
図8は、本開示を適用した実施形態に係る動作モード(7)の一例を説明する図である。動作モード(7)は、動作モード(5)と同じ動作を行う。充放電はコンデンサC4(C7)の両端電圧Vc4(Vc7)が0Vになるまで繰り返し、動作モード(1)に戻る。
【0028】
次に、スイッチング素子Q1〜Q10のゲートの制御信号を説明する。図9は、本開示を適用した実施形態に係るスイッチング素子Q1〜スイッチング素子Q10のそれぞれのゲート−ソース間の電圧Vgs(Q1)〜ゲート−ソース間の電圧Vgs(Q10)の波形例を説明する図である。給電装置1と、受電装置3とで対応する各素子が同じタイミングで制御される。例えば、スイッチング素子Q3,Q6が同じタイミングで制御される。スイッチング素子Q4,Q7、スイッチング素子Q1,Q8、スイッチング素子Q2,Q9及びスイッチング素子Q5,Q10も同様である。なお、図9において、(1)〜(7)は、上記で説明した動作モード(1)〜(7)に対応する。以下の図においても同様である。
【0029】
図10は、本開示を適用した実施形態に係る給電装置1及び受電装置3において、スイッチング素子Q4のドレイン−ソース間の電圧Vds(Q4)、コイルL1〜コイルL3のそれぞれを流れる電流IL1〜電流IL3並びに第1蓄電部33b及び第2蓄電部33aのそれぞれに流れる電流Ico1及び電流Ico2の一例を示す図である。図11は、本開示を適用した実施形態に係るスイッチング素子Q4のドレイン−ソース間の電圧Vds(Q4)、コイルL1〜コイルL3のそれぞれを流れる電流IL1〜電流IL3並びに第1蓄電部33b及び第2蓄電部33aのそれぞれに流れる電流Ico1及び電流Ico2の波形例を説明する図である。図12は、本開示を適用した実施形態に係るスイッチング素子Q1〜スイッチング素子Q5のそれぞれのドレイン−ソース間の電圧Vds(Q1)〜ドレイン−ソース間の電圧Vds(Q5)及び電流Id(Q1)〜電流Id(Q5)の波形例を説明する図である。図13は、本開示を適用した実施形態に係るスイッチング素子Q6〜スイッチング素子Q10のそれぞれのドレイン−ソース間の電圧Vds(Q6)〜ドレイン−ソース間の電圧Vds(Q10)及び電流Id(Q6)〜電流Id(Q10)の波形例を説明する図である。
【0030】
以上、図2〜図13を参照すれば、昇圧動作によりコンデンサC4(C7)に係る両端電圧Vc4(Vc7)が第1電源部13a(第1蓄電部33b)の出力電圧Vb1(両端電圧Vco1)とスイッチング素子Q3(Q6)のボディダイオードD3(D6)の順方向降下電圧Vf(D3)(Vf(D6))とを加えた電圧に到達するまで充電させ、降圧動作によりコンデンサC4(C7)に係る両端電圧Vc4(Vc7)が第2電源部13b(第2蓄電部33a)の出力電圧Vb2(両端電圧Vco2)と等しくなるまで放電させることにより、第1電源部13a(第1蓄電部33b)の出力電圧Vb1(両端電圧Vco1)と第2電源部13b(第2蓄電部33a)の出力電圧Vb2(両端電圧Vco2)とが異なっていたとしても、ソフトスイッチングが可能となる。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

矢崎総業株式会社
端子台
矢崎総業株式会社
圧着端子
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
ボックス
矢崎総業株式会社
検出装置
矢崎総業株式会社
電源装置
矢崎総業株式会社
圧着端子
矢崎総業株式会社
圧着端子
矢崎総業株式会社
コネクタ
矢崎総業株式会社
圧着端子
矢崎総業株式会社
電源装置
矢崎総業株式会社
コネクタ
矢崎総業株式会社
電源装置
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
放熱構造
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
発光装置
矢崎総業株式会社
電源装置
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
矢崎総業株式会社
コネクタ
続きを見る