TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2020194269
公報種別公開特許公報(A)
公開日20201203
出願番号2019098546
出願日20190527
発明の名称ボルテージレギュレータ
出願人エイブリック株式会社
代理人
主分類G05F 1/56 20060101AFI20201106BHJP(制御;調整)
要約【課題】出力電流のダイナミックレンジが広いボルテージレギュレータを提供する。
【解決手段】出力端子の出力電圧に基づく帰還電圧と第一の基準電圧とが一致するように出力トランジスタのゲートを制御する誤差増幅器と、ゲートに第二の基準電圧が入力される第一のトランジスタと、出力トランジスタのゲートと第一のトランジスタのソースの間に接続され、出力端子の出力電流が小さい時に電流が流れて位相補償抵抗として機能する第一の抵抗を備えたことを特徴とする。
【選択図】図1
特許請求の範囲【請求項1】
ソースが入力端子に接続され、ドレインが出力端子に接続された出力トランジスタと、
前記出力端子の出力電圧に基づく帰還電圧と第一の基準電圧とが一致するように前記出力トランジスタのゲートを制御する誤差増幅器と、
ゲートに第二の基準電圧が入力される第一のトランジスタと、
前記出力トランジスタのゲートと前記第一のトランジスタのソースの間に接続された第一の抵抗と、を備え、
前記第一の抵抗は、前記出力トランジスタの出力電流が小さい時に電流が流れ、位相補償抵抗として機能する
ことを特徴とするボルテージレギュレータ。
続きを表示(約 1,300 文字)【請求項2】
前記第二の基準電圧は、前記出力トランジスタの閾値電圧の絶対値と前記第一のトランジスタの閾値電圧の絶対値の和以上の前記入力端子の電圧を基準とした電圧である
ことを特徴とする請求項1に記載のボルテージレギュレータ。
【請求項3】
ソースが入力端子に接続され、ドレインが出力端子に接続された出力トランジスタと、
前記出力端子の出力電圧に基づく帰還電圧と第一の基準電圧とが一致するように前記出力トランジスタのゲートを制御する誤差増幅器と、
ドレインが前記出力トランジスタのゲートに接続され、ゲートに第二の基準電圧が入力される第一のトランジスタと、
ソースが前記入力端子に接続され、ゲートが前記出力トランジスタのゲートに接続された第二のトランジスタと、
ドレインとゲートが前記第二のトランジスタのドレインに接続され、ソースが接地端子に接続された第三のトランジスタと、
前記第一のトランジスタのソースと前記第三のトランジスタのドレインの間に接続された第一の抵抗と、を備え、
前記第一の抵抗は、前記出力トランジスタの出力電流が小さい時に電流が流れ、位相補償抵抗として機能する
ことを特徴とするボルテージレギュレータ。
【請求項4】
前記第二の基準電圧は、前記第一のトランジスタの閾値電圧と前記第三のトランジスタの閾値電圧の和以上の接地端子の電圧を基準とした電圧である
ことを特徴とする請求項3に記載のボルテージレギュレータ。
【請求項5】
前記入力端子に接続された電流源と、
ゲートとドレインが前記電流源に接続された第四のトランジスタと、
ゲートとドレインが前記第四のトランジスタのソースに接続され、ソースが前記接地端子に接続された第五のトランジスタと、を備え、
前記第五のトランジスタのドレインから前記第一の基準電圧を出力し、前記第四のトランジスタのドレインから前記第二の基準電圧を出力する
ことを特徴とする請求項3または4に記載のボルテージレギュレータ。
【請求項6】
前記出力トランジスタのゲートから前記第一の抵抗に流れる電流に比例した電流を出力する第一のカレントミラー回路を備えた
ことを特徴とする請求項1から5のいずれかに記載のボルテージレギュレータ。
【請求項7】
一端が前記第一の基準電圧を出力する第一の基準電圧回路の出力端子に接続され、他端が前記誤差増幅器の入力端子に接続された第二の抵抗と、
前記第一の抵抗に流れる電流に比例した電流を前記第二の抵抗の他端に出力する第二のカレントミラー回路を備えた
ことを特徴とする請求項1から6のいずれかに記載のボルテージレギュレータ。
【請求項8】
前記出力端子と前記接地端子の間に設けられた前記帰還電圧を出力する分割抵抗に前記第一の抵抗に流れる電流に比例した電流を出力する第六のトランジスタを備える
ことを特徴とする請求項1から6のいずれかに記載のボルテージレギュレータ。

発明の詳細な説明【技術分野】
【0001】
本発明は、ボルテージレギュレータに関し、詳しくは出力電流のダイナミックレンジが広いボルテージレギュレータの位相補償回路に関する。
続きを表示(約 7,300 文字)【背景技術】
【0002】
ボルテージレギュレータは、出力電流を大きくするために出力トランジスタのサイズを大きく設計するため、出力トランジスタのゲート容量が大きくなる。また、ボルテージレギュレータは、出力電圧を安定化させるため、出力端子に大容量のコンデンサが接続されている。位相周波数特性における極の周波数は、コンデンサの容量値に反比例する。このため、これらの容量値に起因する二つの極は低周波数に位置し、誤差増幅器と出力トランジスタと分圧抵抗で構成される負帰還ループの利得周波数特性の帯域内となる。従って、ボルテージレギュレータは、この二つの極による位相の遅れを補償する位相補償回路が用いられる。
【0003】
従来の位相補償回路は、ボルテージレギュレータの出力端子と誤差増幅器の非反転入力端子の間に接続されたコンデンサと、分圧抵抗の出力端子と誤差増幅器の非反転入力端子の間に接続された抵抗で構成されている。そして、ボルテージレギュレータの出力電流に応じてコンデンサの容量値や抵抗の抵抗値を切り替える回路を用いて、出力電流のダイナミックレンジが広いボルテージレギュレータにおいて位相余裕を得ることを可能にしている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
特開2007−109267号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年、ボルテージレギュレータは、バッテリの電力消費を抑えるために低消費電流に設計されることが多くなっている。低消費電流になると、誤差増幅器の出力抵抗が大きくなる。位相周波数特性における極の周波数は、抵抗値に反比例する。このため、誤差増幅器で制御される出力トランジスタのゲートで発生する極は、より低い周波数になる。更に、負荷デバイスも低消費電流な動作モードを備えている場合があり、出力電流が小さくなることでボルテージレギュレータの出力端子の極は、より低い周波数になる。
【0006】
しかしながら、上述の位相補償回路は、進相補償を行うゼロ点の周波数がコンデンサの容量値や抵抗の抵抗値によって決まるため、低い周波数の極を持つ帰還系ではコンデンサの容量値や抵抗の抵抗値を大きくする必要がある。従って、位相補償回路の面積が大きくなり、それによってチップサイズが大きくなり、コストが増大してしまうという課題がある。
本発明は上記課題に鑑みて為され、コストを増大させることなく、出力電流のダイナミックレンジが広いボルテージレギュレータを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様のボルテージレギュレータは、出力端子の出力電圧に基づく帰還電圧と第一の基準電圧とが一致するように出力トランジスタのゲートを制御する誤差増幅器と、ゲートに第二の基準電圧が入力される第一のトランジスタと、出力トランジスタのゲートと第一のトランジスタのソースの間に接続され、出力端子の出力電流が小さい時に電流が流れて位相補償抵抗として機能する第一の抵抗を備えたことを特徴とする。
また、本発明の一態様のボルテージレギュレータは、出力端子の出力電圧に基づく帰還電圧と第一の基準電圧とが一致するように出力トランジスタのゲートを制御する誤差増幅器と、ドレインが出力トランジスタのゲートに接続され、ゲートに第二の基準電圧が入力される第一のトランジスタと、ソースが入力端子に接続され、ゲートが出力トランジスタのゲートに接続された第二のトランジスタと、ドレインとゲートが第二のトランジスタのドレインに接続され、ソースが接地端子に接続された第三のトランジスタと、第一のトランジスタのソースと第三のトランジスタのドレインの間に接続され、出力端子の出力電流が小さい時に電流が流れて位相補償抵抗として機能する第一の抵抗を備えたことを特徴とする。
【発明の効果】
【0008】
本発明のボルテージレギュレータによれば、出力端子の出力電流が小さい時に電流が流れて位相補償抵抗として機能する位相補償用の抵抗を備えたため、回路面積の小さな位相補償回路でありながら、ダイナミックレンジが広いボルテージレギュレータにおいて、位相余裕を大きく保つことが可能となる。
【図面の簡単な説明】
【0009】
本発明の第一の実施形態のボルテージレギュレータを示す回路図である。
第一の実施形態のボルテージレギュレータの他の例を示す回路図である。
第一の実施形態のボルテージレギュレータの他の例を示す回路図である。
第一の実施形態のボルテージレギュレータの他の例を示す回路図である。
第二の実施形態のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【0010】
以下、本発明のボルテージレギュレータについて、図面を参照して説明する。
【0011】
<第一の実施形態>
図1は、第一の実施形態のボルテージレギュレータを示す回路図である。
本実施形態のボルテージレギュレータ10は、入力端子11と、出力端子12と、接地端子13と、出力トランジスタであるPMOSトランジスタ100と、帰還回路を成す抵抗101、102と、位相補償用のコンデンサ103と、第一の基準電圧回路である基準電圧回路104と、誤差増幅器105と、抵抗106と、コンデンサ107と、位相補償用の抵抗110と、第二の基準電圧回路である基準電圧回路120と、第一のトランジスタであるPMOSトランジスタ130と、を備えている。基準電圧回路120は、電流源121と、PMOSトランジスタ122、123を備えている。基準電圧回路120とPMOSトランジスタ130と抵抗110、及び、コンデンサ103は位相補償回路を構成する。
【0012】
ボルテージレギュレータ10は、入力端子11に外部の電源が接続され、出力端子12に出力コンデンサと負荷が接続され、接地端子13は接地される。
また、容量100aは、PMOSトランジスタ100のゲート・ソース間の寄生容量を模式的に表しており、PMOSトランジスタ100に対して独立に存在する素子ではない。また、PMOSトランジスタ100のゲート・ドレイン間容量は、無視は出来ないが、説明を簡単化するために省略する。
【0013】
ボルテージレギュレータ10の各構成要素の接続について説明する。
PMOSトランジスタ100は、ソースが入力端子11に、ゲートが誤差増幅器105の出力端子に、ドレインが出力端子12に接続される。抵抗101と抵抗102は、出力端子12と接地端子13の間に直列に接続される。抵抗101と抵抗102の接続点(帰還回路の出力端子)は、誤差増幅器105の非反転入力端子に接続される。位相補償のコンデンサ103は、抵抗101と並列に接続される。基準電圧回路104は、出力端子が抵抗106を介して誤差増幅器105の反転入力端子に接続される。コンデンサ107は、誤差増幅器105の反転入力端子と接地端子13の間に接続される。抵抗110は、PMOSトランジスタ100のゲートとPMOSトランジスタ130のソースの間に接続される。PMOSトランジスタ130は、ゲートが基準電圧回路120の出力端子に、ドレインが接地端子13に接続される。
【0014】
電流源121は、一方の端子が接地端子13に、他方の端子がPMOSトランジスタ122のドレインとゲート、及び、基準電圧回路120の出力端子に接続される。PMOSトランジスタ123は、ソースが入力端子11に、ゲートとドレインがPMOSトランジスタ122のソースに接続される。
【0015】
かかる構成のボルテージレギュレータ10の動作について、以下に説明する。
基準電圧回路104は、抵抗106とコンデンサ107から成るローパスフィルタを介して接地端子13の電圧V
ss
を基準にした第一の基準電圧である基準電圧V
ref1
を出力する。帰還回路は、出力端子12の出力電圧V
out
に基づく帰還電圧V
fb
を出力端子から出力する。
【0016】
入力端子11に電圧V
in
が与えられた時、誤差増幅器105は、帰還電圧V
fb
と基準電圧V
ref1
が一致するように出力トランジスタ100のゲート電圧V
drvg
を制御する。これにより、ボルテージレギュレータ10は、電圧V
in
に関わらず一定の出力電圧V
out
を出力端子12に出力する。
【0017】
次に、ボルテージレギュレータ10の位相補償について説明する。
【0018】
基準電圧回路120は、電圧V
in
を基準とした第二の基準電圧である基準電圧V
ref2
を出力する。基準電圧V
ref2
と電圧V
in
の差は、PMOSトランジスタ100の閾値電圧V
th100
の絶対値とPMOSトランジスタ130の閾値電圧V
th130
の絶対値の和よりも大きく設定する。このように基準電圧V
ref2
を設定することで、抵抗110は、負荷に流れる電流が小さい時に位相補償回路として機能する。
【0019】
本実施形態の基準電圧回路120は、電圧V
in
からPMOSトランジスタ122及びPMOSトランジスタ123のゲート・ソース間電圧の和を引いた基準電圧V
ref2
を出力する。PMOSトランジスタ122、123が強反転領域で動作している場合、基準電圧V
ref2
は式1で表される。
ここで、V
th122
はPMOSトランジスタ122の閾値電圧、V
th123
はPMOSトランジスタ123の閾値電圧、K
122
はPMOSトランジスタ122のK値、K
123
はPMOSトランジスタ123のK値である。式1より、基準電圧V
ref2
は、閾値電圧V
th122
の絶対値と閾値電圧V
th123
の絶対値の和が閾値電圧V
th100
の絶対値と閾値電圧V
th130
の絶対値の和以上に設定すれば、上述の条件を満たすことが出来る。
【0020】
抵抗110に電流を流すことが出来る出力電流I
out
の値のばらつきを抑えるため、PMOSトランジスタ122、123のいずれか一方の閾値電圧は、PMOSトランジスタ100またはPMOSトランジスタ130のいずれか一方の閾値電圧と同じに設定することが望ましい。また、PMOSトランジスタ122、123のいずれか他方の閾値電圧は、PMOSトランジスタ100またはPMOSトランジスタ130のいずれか他方の閾値電圧と同じに設定することが望ましい。
【0021】
なお、式1にはPMOSトランジスタ122、123が強反転領域での基準電圧V
ref2
を例として示したが、上述の条件を満たせば、必ずしもPMOSトランジスタ122、123を強反転領域で動作させる必要は無い。
【0022】
負荷に流れる電流が小さい時、即ち、PMOSトランジスタ100が流す出力電流I
out
が小さい時、PMOSトランジスタ100のゲート電圧V
drvg
は閾値電圧V
th100
近くまで高くなる。これにより、PMOSトランジスタ130は、ソース端子の電圧V

と基準電圧V
ref2
の差が閾値電圧V
th130
に近くなるためオンする。基準電圧V
ref2
と電圧V
in
の差は閾値電圧V
th100
の絶対値と閾値電圧V
th130
の絶対値の和よりも大きいため、抵抗110は、両端に電圧が発生し、従って電流I

が流れる。抵抗110の抵抗値をR
110
とすると、電流I

は式2で与えられる。
電流I

は、PMOSトランジスタ130を介してPMOSトランジスタ100のゲートから接地端子13に流れる。従って、抵抗110は、位相補償回路として機能する。
【0023】
出力トランジスタ100のドレイン抵抗と抵抗101、102、及び、負荷の抵抗成分の合成抵抗値をR
out
、出力コンデンサの容量値をC
out
とすると、出力端子12の極周波数f
p1
は式3で表される。
【0024】
誤差増幅器105の出力抵抗の抵抗値R
eo
に対して抵抗110の抵抗値R
110
を十分に小さく設定すると、出力トランジスタ100のゲートの極周波数f
p2
は式4で表される。
【0025】
ここで、出力トランジスタ100のゲートに接続される素子及び配線の容量は、ゲート容量C
100a
に対して十分に小さいものとする。また、誤差増幅器105を低消費電流に設計した場合、出力抵抗R
eo
は自然と大きくなるため、R
eo
>R
110
の関係は容易に成立する。
【0026】
帰還回路で生成されるゼロ点周波数f

は、抵抗101の抵抗値R
101
と位相補償のコンデンサ103の容量値C
103
を用いて、式5で表される。
【0027】
出力電流I
out
が小さいと抵抗値R
out
が大きくなるため、出力端子12の極周波数f
p1
は低くなり、f
p1
<f
p2
が成立するので、極周波数f
p1
が主要極、f
p2
が非主要極となる。位相補償設計において、位相余裕を確保するために、主要極と非主要極の周波数差を大きくすることと、非主要極とゼロ点の周波数を近づけることが重要である。
ボルテージレギュレータ10は、式4から抵抗値R
110
を低くすることで極周波数f
p2
を高くすることが出来る。よって、容量値C
103
を大きくしてゼロ点周波数f

を低くする必要がない。即ち、コンデンサ103の面積を大きくすることなく、位相余裕を確保することが出来る。また、容量値C
out
が大きい場合であっても、極周波数f
p1
と極周波数f
p2
の関係と、極周波数f
p2
とゼロ点周波数f

の関係は変わらないため、位相余裕を確保することが可能である。
【0028】
負荷に流れる電流が大きい時、即ち、PMOSトランジスタ100が流す出力電流I
out
が大きい時、PMOSトランジスタ100のゲート電圧V
drvg
は低下する。PMOSトランジスタ130は、ゲート電圧が基準電圧V
ref2
で一定なので、ゲート・ソース間電圧が小さくなるためオフする。抵抗110は、両端に電圧差が発生しないため、電流I

はゼロとなって、位相補償回路として機能しない。
従って、出力トランジスタ100のゲートの極周波数f
p2
は式6で表される。
抵抗値R
eo
は抵抗値R
110
より大きいので、極周波数f
p2
は式4よりも低くなる。
【0029】
ゼロ点周波数f

は、出力電流I
out
が小さい時と同様に、式5で表される。極周波数f
p1
は、同様に式3で表されるが、抵抗値R
out
が小さいため、出力端子12の極周波数f
p1
は高くなる。よって、f
p1
>f
p2
の関係が成立するので、極周波数f
p2
が主要極、極周波数f
p1
が非主要極となる。そして、主要極と非主要極の周波数差が大きくなるため、容易に位相補償することが出来る。
【0030】
なお、出力電流I
out
が大きい場合は抵抗110に電流が流れないため、位相補償回路は、コンデンサ103のみが有効となるため、従来技術の位相補償回路と同様になる。
(【0031】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

エイブリック株式会社
昇圧回路
エイブリック株式会社
伝送回路
エイブリック株式会社
定電圧回路
エイブリック株式会社
基準電圧回路
エイブリック株式会社
磁性体検出センサ
エイブリック株式会社
基準電圧発生回路
エイブリック株式会社
ボルテージレギュレータ
エイブリック株式会社
半導体装置及びその製造方法
エイブリック株式会社
半導体装置およびその製造方法
エイブリック株式会社
半導体装置およびその検査方法
エイブリック株式会社
光センサ装置およびその製造方法
エイブリック株式会社
電圧電流変換回路、及び充放電制御装置
エイブリック株式会社
充放電制御回路及びこれを備えたバッテリ装置
エイブリック株式会社
チャージポンプ制御回路及びバッテリ制御回路
個人
電気還元装置
個人
温度制御装置
個人
車両用ペダル装置
個人
可動式ペダルマウント
井関農機株式会社
作業車両
個人
自動車用ペダル安全装置
株式会社クボタ
作業車両
キヤノン株式会社
制御装置
日立建機株式会社
作業機械
エイブリック株式会社
定電圧回路
オムロン株式会社
制御装置
キヤノン電子株式会社
非常停止回路
個人
調整器、共鳴器ユニット
横河電機株式会社
品質管理システム
エイブリック株式会社
基準電圧回路
オムロン株式会社
無人搬送車
大東電材株式会社
回転操作棒
日本精機株式会社
状態収集システム
学校法人近畿大学
出力推定方法
和同産業株式会社
無人作業設備
富士電機株式会社
摩擦補償装置
エイブリック株式会社
基準電圧発生回路
続きを見る