TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2020171163
公報種別公開特許公報(A)
公開日20201015
出願番号2019072031
出願日20190404
発明の名称電力変換装置および電源装置
出願人富士電機株式会社
代理人龍華国際特許業務法人
主分類H02M 3/155 20060101AFI20200918BHJP(電力の発電,変換,配電)
要約【課題】スイッチ素子を高周波数で駆動する場合には、配線のインダクタンスに起因してサージ電圧が生じる。素子の耐圧を上げると素子の消費電力が増加する等によって電力損失が増加する。
【解決手段】対をなす第1電源端子および第2電源端子と、対をなす第3電源端子および第4電源端子と、第1電源端子および第4電源端子の間に順次接続された第1〜第nのスイッチと、第1電源端子および第3電源端子の間に順次接続された第1〜第nの整流素子と、それぞれ第Nのスイッチと第(N+1)のスイッチとの間の第Nの端子と、第Nの整流素子と第(N+1)の整流素子との間の第Nの端子との間に物理的に配置され電気的に接続された第1〜第(n-1)のキャパシタとを備え、第1〜第nのスイッチのそれぞれと、第1〜第nの整流素子のそれぞれとは、物理的に並ぶように配置される電力変換装置が提供される。
【選択図】図3
特許請求の範囲【請求項1】
互いに対をなす第1電源端子および第2電源端子と、
互いに対をなす第3電源端子および第4電源端子と、
前記第1電源端子および前記第4電源端子の間に順次電気的かつ物理的に直列に接続された第1から第nのスイッチ(nは2以上の整数)と、
前記第1電源端子および前記第3電源端子の間に順次電気的かつ物理的に直列に接続された第1から第nの整流素子と、
それぞれ第Nのスイッチ(Nは1≦N≦n−1の各整数)と第(N+1)のスイッチとの間の第Nのスイッチ側端子と、第Nの整流素子と第(N+1)の整流素子との間の第Nの整流素子側端子との間に物理的に配置され、前記第Nのスイッチ側端子および前記第Nの整流素子側端子の間に電気的に接続された第1から第(n−1)のキャパシタと、
を備え、
前記第1から第nのスイッチのそれぞれと、前記第1から第nの整流素子のそれぞれとは、物理的に並ぶように配置される
電力変換装置。
続きを表示(約 1,400 文字)【請求項2】
前記第1から第nのスイッチと、前記第1から第nの整流素子とは、物理的に平行な2つの直線上に配置され、
各キャパシタは、前記2つの直線に対して物理的に直交するように配置される、
請求項1に記載の電力変換装置。
【請求項3】
前記第1から第nのスイッチは、少なくとも1つのスイッチモジュールに内蔵され、
前記第1から第nの整流素子は、少なくとも1つの整流素子モジュールに内蔵される、
請求項1または2に記載の電力変換装置。
【請求項4】
各スイッチモジュールは各スイッチ側端子を露出し、各整流素子モジュールは各整流素子側端子を露出しており、
各キャパシタは、前記少なくとも1つのスイッチモジュールの何れかと、前記少なくとも1つの整流素子モジュールの何れかとに装着される、
請求項3に記載の電力変換装置。
【請求項5】
各整流素子はダイオードである、
請求項1から4のいずれか一項に記載の電力変換装置。
【請求項6】
第nのスイッチと前記第4電源端子との間の第nのスイッチ側端子と、第nの整流素子と前記第3電源端子との間の第nの整流素子側端子との間に物理的に配置され、前記第nのスイッチ側端子および前記第nの整流素子側端子の間に電気的に接続された第nのキャパシタをさらに備える、
請求項5に記載の電力変換装置。
【請求項7】
前記第1から第nのスイッチのうち何れかのスイッチがオンされる場合に電流を流してエネルギを蓄積し、当該スイッチがオフされる場合にエネルギを電流として放出するインダクタをさらに備える、
請求項5または6に記載の電力変換装置。
【請求項8】
前記第1電源端子および前記第2電源端子は、電源入力端子であり、
前記第3電源端子および前記第4電源端子は、電源出力端子であり、
当該電力変換装置は昇圧チョッパである、
請求項5から7のいずれか一項に記載の電力変換装置。
【請求項9】
前記第1電源端子および前記第2電源端子は、電源出力端子であり、
前記第3電源端子および前記第4電源端子は、電源入力端子であり、
当該電力変換装置は降圧チョッパである、
請求項5から7のいずれか一項に記載の電力変換装置。
【請求項10】
各整流素子はスイッチである、
請求項1から4のいずれか一項に記載の電力変換装置。
【請求項11】
前記第1電源端子および前記第2電源端子は、電源出力端子であり、
前記第3電源端子および前記第4電源端子は、電源入力端子であり、
当該電力変換装置はインバータである、
請求項10に記載の電力変換装置。
【請求項12】
請求項1から11のいずれか一項に記載され、並列に接続された複数の電力変換装置と、
前記第1電源端子および前記第2電源端子と、前記第3電源端子および前記第4電源端子との何れか一方に接続された電源と、
を備える電源装置。
【請求項13】
前記第1から第nのスイッチおよび前記第1から第nの整流素子の少なくとも1つはワイドバンドギャップ半導体を含む、
請求項12に記載の電源装置。

発明の詳細な説明【技術分野】
【0001】
本発明は、電力変換装置および電源装置に関する。
続きを表示(約 10,000 文字)【背景技術】
【0002】
従来、昇圧チョッパなどの電力変換装置ではスイッチ素子を駆動させることにより電力変換を行う(例えば、特許文献1参照)。
特許文献1 特開2013−192383号公報
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかしながら、スイッチ素子を高周波数で駆動する場合には、配線のインダクタンスに起因してサージ電圧が生じる。これに備えて素子の耐圧を上げると素子の消費電力が増加する等によって電力損失が増加してしまう。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第1の態様においては、電力変換装置が提供される。電力変換装置は、互いに対をなす第1電源端子および第2電源端子を備えてよい。電力変換装置は、互いに対をなす第3電源端子および第4電源端子を備えてよい。電力変換装置は、第1電源端子および第4電源端子の間に順次電気的かつ物理的に直列に接続された第1から第nのスイッチ(nは2以上の整数)を備えてよい。電力変換装置は、第1電源端子および第3電源端子の間に順次電気的かつ物理的に直列に接続された第1から第nの整流素子を備えてよい。電力変換装置は、それぞれ第Nのスイッチ(Nは1≦N≦n−1の各整数)と第(N+1)のスイッチとの間の第Nのスイッチ側端子と、第Nの整流素子と第(N+1)の整流素子との間の第Nの整流素子側端子との間に物理的に配置され、第Nのスイッチ側端子および第Nの整流素子側端子の間に電気的に接続された第1から第(n−1)のキャパシタを備えてよい。第1から第nのスイッチのそれぞれと、第1から第nの整流素子のそれぞれとは、物理的に並ぶように配置されてよい。
【0005】
第1から第nのスイッチと、第1から第nの整流素子とは、物理的に平行な2つの直線上に配置されてよい。各キャパシタは、2つの直線に対して物理的に直交するように配置されてよい。
【0006】
第1から第nのスイッチは、少なくとも1つのスイッチモジュールに内蔵されてよい。第1から第nの整流素子は、少なくとも1つの整流素子モジュールに内蔵されてよい。
【0007】
各スイッチモジュールは各スイッチ側端子を露出してよい。各整流素子モジュールは各整流素子側端子を露出してよい。各キャパシタは、少なくとも1つのスイッチモジュールの何れかと、少なくとも1つの整流素子モジュールの何れかとに装着されてよい。
【0008】
各整流素子はダイオードであってよい。
電力変換装置は、第nのスイッチと第4電源端子との間の第nのスイッチ側端子と、第nの整流素子と第3電源端子との間の第nの整流素子側端子との間に物理的に配置され、第nのスイッチ側端子および第nの整流素子側端子の間に電気的に接続された第nのキャパシタをさらに備えてよい。
【0009】
電力変換装置は、第1から第nのスイッチのうち何れかのスイッチがオンされる場合に電流を流してエネルギを蓄積し、当該スイッチがオフされる場合にエネルギを電流として放出するインダクタをさらに備えてよい。
【0010】
第1電源端子および第2電源端子は電源入力端子であってよい。第3電源端子および第4電源端子は電源出力端子であってよい。電力変換装置は昇圧チョッパであってよい。
【0011】
第1電源端子および第2電源端子は電源出力端子であってよい。第3電源端子および第4電源端子は電源入力端子であってよい。電力変換装置は降圧チョッパであってよい。
【0012】
各整流素子はスイッチであってよい。
第1電源端子および第2電源端子は電源出力端子であってよい。第3電源端子および第4電源端子は電源入力端子であってよい。電力変換装置はインバータであってよい。
【0013】
本発明の第2の態様においては、電源装置が提供される。電源装置は、第1の態様の並列に接続された複数の電力変換装置を備えてよい。電源装置は、第1電源端子および第2電源端子と、第3電源端子および第4電源端子との何れか一方に接続された電源を備えてよい。
【0014】
第1から第nのスイッチおよび第1から第nの整流素子の少なくとも1つはワイドバンドギャップ半導体を含んでよい。
【0015】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0016】
本実施形態に係る電源装置1を示す。
電力変換装置2の動作を示す。
電力変換装置2における素子の物理的配置を示す。
電力変換装置2の外観構成を示す。
変形例(1)に係る電源装置1Aを示す。
変形例(2)に係る電源装置1Bを示す。
電力変換装置2Bにおける素子の物理的配置を示す。
電力変換装置2Bの外観構成を示す。
変形例(3)に係る電源装置1Cを示す。
【発明を実施するための形態】
【0017】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0018】
[1.電源装置]
図1は、本実施形態に係る電源装置1を示す。電源装置1は、電源10と、電力変換装置2とを備える。なお、図中に太字の斜字体で示した「E」および「E/2」等は各点での電位を示す。
【0019】
電源10は、直流電力の電圧源であり、本実施形態では一例としてVin(V)の電圧を供給可能となっている。例えば、電源10は、整流ダイオードおよびコンデンサを含む整流回路によって商用周波数(例えば50Hzまたは60Hz)の交流電力を直流電力に整流して供給する回路であってよい。
【0020】
[1−1.電力変換装置2]
電力変換装置2は、本実施形態では一例として、いわゆる3レベルの昇圧チョッパであり、電源10から供給される電圧Vinを3段階に昇圧して負荷(図示せず)に供給する。電力変換装置2は、第1正側電源端子P1および第1負側電源端子N1と、第2正側電源端子P2および第2負側電源端子N2と、インダクタLと、n個のダイオードD(ダイオードD

〜D

とも称する)と、n個のスイッチQ(スイッチQ

〜Q

とも称する)と、n個のキャパシタC(キャパシタC

〜C

とも称する)とを有する。なお、添え字の「1」,…「n」は素子の番号を示す。また、「n」は2以上の整数であり、本実施形態では一例として「2」である。
【0021】
第1正側電源端子P1および第1負側電源端子N1は、第1電源端子および第2電源端子の一例であり、互いに対をなす。第1正側電源端子P1および第1負側電源端子N1は、本実施形態では一例として電源入力端子であり、電源10の正側端子および負側端子に接続される。
【0022】
第2正側電源端子P2および第2負側電源端子N2は、第3電源端子および第4電源端子の一例であり、互いに対をなす。第2正側電源端子P2および第2負側電源端子N2は、本実施形態では一例として電源出力端子であり、図示しない負荷の両端に接続される。第2正側電源端子P2および第2負側電源端子N2は、Vin(V)よりも高いE(V)(一例としてVinが565Vのときに710V)の電圧を出力可能である。
【0023】
インダクタLは、スイッチQ

,Q

のうち何れかのスイッチがオンされる場合に電流を流してエネルギを蓄積し、当該スイッチがオフされる場合にエネルギを電流として放出する。これにより、電源10の電圧Vinが昇圧されて適宜、放出される。なお、本実施形態では一例として、インダクタLは、第1正側電源端子P1と、ダイオードD

〜D

およびスイッチQ

〜Q

の間のノードUとの間に接続されているが、第1負側電源端子N1とスイッチQ

との間など他の位置に接続されてもよい。
【0024】
ダイオードD

〜D

(本実施形態では一例としてダイオードD

〜D

)は、それぞれ整流素子の一例である。ダイオードD

〜D

は、第1正側電源端子P1および第2正側電源端子P2の間(本実施形態では一例としてノードUと第2正側電源端子P2との間)に順次電気的に直列に接続され、逆流防止ダイオードとして機能する。各ダイオードDは、ワイドバンドギャップ半導体を含んでよい。例えば、各ダイオードDは、SiC、GaN、ダイヤモンド、AlN、または、ZnOのいずれかを含みシリコン半導体よりもバンドギャップが大きい(広い)半導体を含んでよい。
【0025】
ここで、ダイオードD

(但しNは1≦N≦nの各整数であり、本実施形態では一例として1,2の各整数)とダイオードD
N+1
または第2正側電源端子P2との間には整流素子側端子T
(D)N
が位置してよい。例えば、ダイオードD

と、ダイオードD

との間には整流素子側端子T
(D)1
が位置し、ダイオードD

と第2正側電源端子P2との間には整流素子側端子T
(D)2
が位置してよい。
【0026】
スイッチQ

〜Q

(本実施形態では一例としてスイッチQ

〜Q

)は、第1正側電源端子P1および第2負側電源端子N2の間(本実施形態では一例としてノードUと第2負側電源端子N2との間)に順次電気的に直列に接続される。各スイッチ素子Qは、ワイドバンドギャップ半導体(例えばダイオードDと同種のワイドギャップ半導体)を含んでよい。各スイッチング素子Qは、逆阻止型IGBT、MOSFET、または、バイポーラトランジスタ等であってよい。
【0027】
ここで、スイッチQ

とスイッチQ
N+1
または第2負側電源端子N2との間にはスイッチ側端子T
(Q)N
が位置してよい。例えば、スイッチQ

と、スイッチQ

との間にはスイッチ側端子T
(Q)1
が位置し、スイッチQ

と第2負側電源端子N2との間にはスイッチ側端子T
(Q)2
が位置してよい。
【0028】
各キャパシタC

は、スイッチ側端子T
(Q)N
および整流素子側端子T
(D)N
の間に電気的に接続される。例えば、キャパシタC

は、スイッチ側端子T
(Q)1
および整流素子側端子T
(D)1
の間に電気的に接続される。また、スイッチ側端子T
(Q)2
および整流素子側端子T
(D)2
の間に電気的に接続される。
【0029】
ここで、キャパシタC

(本実施形態では一例としてキャパシタC

)は、E(V)の電圧を生成するように充放電を行うとともに、負荷(図示せず)に流れる電流を平滑化する。なお、キャパシタC

は電力変換装置2に具備されずに、第2正側電源端子P2および第2負側電源端子N2に対して外部接続されてもよい。
【0030】
また、キャパシタC

〜C
n−1
(本実施形態では一例としてキャパシタC

)は、いわゆるフライングキャパシタとして機能してよい。例えば、キャパシタC

は、スイッチング素子Q

〜Q

の駆動によって充放電を繰り返すことで負荷側の電圧値(キャパシタC

の両端の電位差)をE(V)にしてよい。一例として、キャパシタC

の電圧は、電力変換装置2の停止中には予備充電回路(図示せず)によって、また電力変換装置2の運転中には後述の制御によって、概ねE/2(V)に保たれてよい。これにより、ノードUには、3レベルの電圧(例えば0、E/2、E(V))が生成される。
【0031】
キャパシタC

〜C

はフィルムキャパシタであってもよいし、セラミックキャパシタでもよい。なお、スイッチ側端子T
(Q)N
からキャパシタC

を通り整流素子側端子T
(D)N
に至る配線には、意図しない配線インダクタンスLs

が存在し得る。
【0032】
以上の電源装置1によれば、Vin(V)からE(V)に昇圧した電力を負荷に供給することができる。また、ダイオードDやスイッチQがワイドバンドギャップ半導体を含むので、スイッチング損失を低減することができる。また、スイッチングを高速化することができるため、インダクタLやキャパシタCを小型化し、電力変換装置2を小型化することができる。
【0033】
[1−2.電力変換装置2の動作]
図2は、電力変換装置2の動作を示す。図2に示すように、各スイッチQは、図示しない制御部からの制御信号により、オンオフの期間および周期が制御される。
【0034】
ここで、図中の太線矢印は電流の流れを示し、破線の円はオン状態のスイッチ素子を示す。また、太字で示した「Vr」はスイッチQ

〜Q

の直列回路の両端電圧、つまりノードUに対する入力電圧を示す。
【0035】
まず、図2(a)示す状態では、スイッチQ

,Q

が共にオンにされる。これにより、電圧Vrは0[V]となり、インダクタLに流れる誘導電流が増加する。
【0036】
また、図2(b)に示す状態では、スイッチQ

がオフにされ、スイッチQ

がオンにされる。これにより、インダクタLの誘導電圧により昇圧された電圧が図中の電流経路でキャパシタC

に供給され、キャパシタC

が充電されて両端の電圧が概ねE/2(V)になる。このときインダクタLにより昇圧された電圧、および、電圧Vrも概ねE/2(V)になる。
【0037】
また、図2(c)に示す状態では、スイッチQ

がオンにされ、スイッチQ

がオフにされる。これにより、インダクタLにより昇圧されたE/2の電圧と、キャパシタC

から放電されるE/2の電圧とがキャパシタC

に供給され、キャパシタC

が充電されて両端の電圧がE(V)になり、この電圧が負荷に供給される。ここで、キャパシタC

のキャパシタンスは、上記の充電または放電動作の1回で充放電される電荷量に対して大きく、充放電にともなう電圧変動は小さい(例えばE/2の10%以下)ものとする。
【0038】
また、図2(d)に示す状態では、スイッチQ

,Q

が共にオフにされる。このとき、インダクタLの誘導電圧によりE/2よりも高く昇圧された電圧がキャパシタC

に供給され、キャパシタC

が更に充電される。
【0039】
ここで、低圧側と高圧側との電圧比が1:2である場合、つまり電圧VrがE/2(V)である場合には、図2(b)と図2(c)の状態が交互に、かつ期間が均等になるように切り換えられてよい。これにより、キャパシタC

の充電量と放電量とが等しくされて、その電圧がE/2(V)付近の一定値に保たれる。電源10の電圧Vinが0〜E/2(V)の場合には、インダクタLの電流を一定に保つために、Vrの平均値が0〜E/2(V)となるように図2(a)〜(c)の状態が切り換えられてよい。この場合、図2(b)の状態および図2(c)の状態は、(a)の状態を挟んで交互に、かつ期間が均等になるように制御される。電圧VinがE/2〜E(V)の場合には、インダクタLの電流を一定に保つために、Vrの平均値がE/2〜E(V)となるように図2(b)〜(d)の状態が切り換えられてよい。この場合、図2(b)の状態および図2(c)の状態は、(d)の状態を挟んで交互に、かつ期間が均等になるように制御される。
【0040】
以上のような動作において、図2(b)の状態から図2(c)の状態への切り換えや、図2(c)の状態から図2(d)の状態への切り替えを行うと、配線インダクタンスLs

に突入電流や電流の反転、遮断が生じたりすることによってサージ電圧が生じる。
【0041】
[1−3.電力変換装置2の素子の物理的配置]
図3は、電力変換装置2における素子の物理的配置を示す。
【0042】
スイッチQ

〜Q

(本実施形態では一例としてスイッチQ

〜Q

)と、ダイオードD

〜D

(本実施形態では一例としてダイオードD

〜D

)とは、それぞれ物理的に直列に接続され、別言すれば、それぞれ1つの直線をなすように接続される。スイッチQ

〜Q

と、ダイオードD

〜D

とは、物理的に平行な2つの直線上にそれぞれ配置されてよい。
【0043】
また、スイッチQ

〜Q

(本実施形態では一例としてスイッチQ

〜Q

)のそれぞれと、ダイオードD

〜D

(本実施形態では一例としてダイオードD

〜D

)のそれぞれとは、物理的に並ぶように配置される。本図では、スイッチQ

とダイオードD

とが物理的に並んで配置され、スイッチQ

とダイオードD

とが物理的に並んで配置される。
【0044】
ここで、本実施形態においては一例として、スイッチQ

〜Q

はスイッチモジュールM
Q1
に内蔵されてよく、ダイオードD

〜D

はダイオードモジュールM
D1
に内蔵されてよい。スイッチモジュールM
Q1
は各スイッチ側端子T
(Q)
(本実施形態では一例としてT
(Q)1
、T
(Q)2
)を露出し、ダイオードモジュールM
D1
は各整流素子側端子T
(D)
(本実施形態では一例としてT
(D)1
、T
(D)2
)を露出してよい。これに加え、スイッチモジュールM
Q1
はスイッチQ

と第1正側電源端子P1との間に位置するスイッチ側端子T
(Q)0
を露出し、ダイオードモジュールM
D1
はダイオードD

と第1正側電源端子P1との間に位置する整流素子側端子T
(D)0
を露出してよく、これらのスイッチ側端子T
(Q)0
,整流素子側端子T
(D)0
を介して第1正側電源端子P1に電気的に接続されてよい。
【0045】
キャパシタC

(本実施形態においては一例としてNは1,2の各整数)のそれぞれは、スイッチ側端子T
(Q)N
と整流素子側端子T
(D)N
との間に物理的に配置される。例えば、キャパシタC

は、スイッチ側端子T
(Q)1
と、整流素子側端子T
(D)1
との間に物理的に配置され、キャパシタC

はスイッチ側端子T
(Q)2
と、整流素子側端子T
(D)2
との間に物理的に配置される。
【0046】
各キャパシタCは、スイッチQ

〜Q

が配置された直線、および、ダイオードD

〜D

が配置された直線に対して物理的に直交するように配置されてよい。各キャパシタCは、スイッチモジュールM
Q1
およびダイオードモジュールM
D1
から露出したスイッチ側端子T
(Q)
,整流素子側端子T
(D)
を介してスイッチモジュールM
Q1
と、ダイオードモジュールM
D1
とに装着されてよい。
【0047】
以上の電力変換装置2によれば、電気的かつ物理的に直列に接続されたスイッチQ

〜Q

(本実施形態では一例としてスイッチQ

〜Q

)のそれぞれと、電気的かつ物理的に直列に接続されたダイオードD

〜D

(本実施形態では一例としてダイオードD

〜D

)のそれぞれとが物理的に並ぶように配置され、キャパシタC

〜C

(本実施形態では一例としてキャパシタC

〜C

)がそれぞれスイッチQ間のスイッチ側端子T
(Q)
と、ダイオードD間の整流素子側端子T
(D)
との間に物理的に配置されて当該端子T
(Q)
,T
(D)
間に電気的に接続される。従って、スイッチQ間の端子T
(Q)
からキャパシタCを通ってダイオードD間の端子T
(D)
に至る電流経路が最短(または概ね最短)となり、配線インダクタンスが小さくなるため、スイッチQの駆動により当該電流経路に発生するサージ電圧を低減することができる。よって、サージ電圧による素子破壊を防止することができる。また、素子の耐圧を上げる場合と異なり、スイッチング損失の低下を防止すると共に、装置の大型化を防止することができる。
【0048】
また、スイッチQ

〜Q

と、ダイオードD

〜D

とは平行な2つの直線上に配置され、各キャパシタCは当該2つの直線に対して直交するよう配置される。従って、スイッチQ間のスイッチ側端子T
(Q)
からキャパシタCを通ってダイオードD間の整流素子側端子T
(D)
に至る電流経路が最短となり、配線インダクタンスが小さくなるため、スイッチQの駆動により当該電流経路に発生するサージ電圧を確実に低減することができる。
【0049】
また、各スイッチQは少なくとも1つのスイッチモジュールM
Q1
に内蔵され、各ダイオードDは少なくとも1つのダイオードモジュールM
D1
に内蔵されるので、スイッチモジュールM
Q1
およびダイオードモジュールM
D1
を配置することで電力変換装置2を製造することができる。従って、電力変換装置2の製造を容易化することができる。
【0050】
また、各キャパシタCは、スイッチモジュールM
Q1
およびダイオードモジュールM
D1
から露出したスイッチ側端子T
(Q)
,整流素子側端子T
(D)
を介してスイッチモジュールM
Q1
とダイオードモジュールM
D1
とに装着される。従って、電力変換装置2の製造をいっそう容易化することができる。
(【0051】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
収納盤
富士電機株式会社
変圧器
富士電機株式会社
調理装置
富士電機株式会社
分析装置
富士電機株式会社
搬送装置
富士電機株式会社
搬送装置
富士電機株式会社
冷却装置
富士電機株式会社
熱交換器
富士電機株式会社
充電装置
富士電機株式会社
調理装置
富士電機株式会社
溶解装置
富士電機株式会社
電子機器
富士電機株式会社
駆動回路
富士電機株式会社
駆動回路
富士電機株式会社
負荷装置
富士電機株式会社
エンコーダ
富士電機株式会社
商品載置棚
富士電機株式会社
半導体装置
富士電機株式会社
ガスセンサ
富士電機株式会社
センサ装置
富士電機株式会社
半導体装置
富士電機株式会社
真空遮断器
富士電機株式会社
商品載置棚
富士電機株式会社
自動販売機
富士電機株式会社
半導体装置
富士電機株式会社
半導体装置
富士電機株式会社
接地開閉器
富士電機株式会社
半導体装置
富士電機株式会社
半導体装置
富士電機株式会社
自動販売機
富士電機株式会社
物質分離器
富士電機株式会社
飲料供給装置
富士電機株式会社
硬貨処理装置
富士電機株式会社
金銭処理装置
富士電機株式会社
飲料供給装置
富士電機株式会社
吸着式冷凍機
続きを見る