TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2020171162
公報種別公開特許公報(A)
公開日20201015
出願番号2019072003
出願日20190404
発明の名称モータ
出願人日本電産株式会社
代理人グローバル・アイピー東京特許業務法人
主分類H02K 11/215 20160101AFI20200918BHJP(電力の発電,変換,配電)
要約【課題】外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去する。
【解決手段】開示される実施形態に係る信号処理回路は、ロータの回転位置を検出する第1の磁気センサと、ロータの回転中心に配置される第2の磁気センサと、第1の磁気センサから出力される信号である第1信号と、第2の磁気センサから出力される信号である第2信号との差分を増幅する信号増幅部と、信号増幅部の出力信号をパルス信号に変換するパルス信号生成部と、を備えたモータを備える。
【選択図】図8
特許請求の範囲【請求項1】
ロータの回転位置を検出する第1の磁気センサと、
ロータの回転中心に配置される第2の磁気センサと、
第1の磁気センサから出力される信号である第1信号と、第2の磁気センサから出力される信号である第2信号との差分を増幅する信号増幅部と、
前記信号増幅部の出力信号をパルス信号に変換するパルス信号生成部と、
を備えたモータ。
続きを表示(約 640 文字)【請求項2】
第1信号は、基準電圧に対して極性が異なる一対の信号を含み、
第2信号は、基準電圧に対して極性が異なる一対の信号を含み、
前記信号増幅部は、
第1信号のうち第1極性の信号と、第2信号のうち第1極性の信号とを差動入力信号として、前記基準電圧を基準に所定の増幅率で増幅する第1差動増幅器と、
第1信号のうち第2極性の信号と、第2信号のうち第2極性の信号とを差動入力信号として、前記基準電圧を基準に所定の増幅率で増幅する第2差動増幅器と、を備え、
前記パルス信号生成部は、前記第1差動増幅器の出力信号と、前記第2差動増幅器の出力信号との比較結果に基づいて、前記パルス信号を生成する、
請求項1に記載されたモータ。
【請求項3】
第1信号は、基準電圧に対して極性が異なる一対の信号を含み、
第2信号は、基準電圧に対して極性が異なる一対の信号を含み、
前記信号増幅部は、第1信号のうち第2極性の信号と、第2信号のうち第1極性の信号とが並列に入力される第1入力端子、および、第1信号のうち第1極性の信号と、第2信号のうち第2極性の信号とが並列に入力される第2入力端子を有し、前記基準電圧を基準に所定の増幅率で増幅する差動増幅器を備え、
前記信号変換部は、前記差動増幅器の出力信号と、前記基準電圧との比較結果に基づいて、前記パルス信号を生成する、
請求項1に記載されたモータ。

発明の詳細な説明【技術分野】
【0001】
本発明は、モータに関する。
続きを表示(約 13,000 文字)【背景技術】
【0002】
従来から、ホール素子等、磁力の大きさに応じて変化する磁気センサに対して出力のオフセットをキャンセルする回路が知られている。例えば特許文献1には、回路内のコンデンサの寄生容量によって生ずるオフセットをキャンセルするようにした、ホール素子のオフセットキャンセル回路が記載されている。
【先行技術文献】
【特許文献】
【0003】
特開2012−47630号
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、モータにおいてロータの位置検出を行うために磁気センサとしてホール素子が広く用いられる。ホール素子の信号は信号処理回路で増幅されてマイクロコントローラに供給され、モータ駆動の制御に利用される。ここで、モータに永久磁石等の外部磁場を近づけると磁気センサからの信号にオフセットが生ずるため、マイクロコントローラにホール素子の信号が正確に伝わらないという課題がある。しかしながら、外部磁場によって生ずるオフセットを除去する方法については、従来知られていなかった。
【0005】
そこで、本発明は、外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去することを目的とする。
【課題を解決するための手段】
【0006】
本願の例示的な第1発明は、ロータの回転位置を検出する第1の磁気センサと、ロータの回転中心に配置される第2の磁気センサと、第1の磁気センサから出力される信号である第1信号と、第2の磁気センサから出力される信号である第2信号との差分を増幅する信号増幅部と、前記信号増幅部の出力信号をパルス信号に変換するパルス信号生成部と、を備えたモータである。
【発明の効果】
【0007】
本発明によれば、外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去することができる。
【図面の簡単な説明】
【0008】
第1の実施形態のモータ駆動システムのシステム構成を示す図である。
参照回路の回路図である。
参照回路の動作を示すタイミングチャートである。
外部磁界によるホール素子の信号に対する影響を説明する図である。
外部磁界があるときの参照回路の動作を示すタイミングチャートである。
第1の実施形態におけるモータ駆動システムのホール素子の配置を示す図である。
第1の実施形態におけるホール素子の出力波形の例を示す図である。
第1の実施形態の信号処理回路の回路図である。
第1の実施形態の信号処理回路の動作を示すタイミングチャートである。
第1の実施形態の信号処理回路の動作を示すタイミングチャートである。
第2の実施形態の信号処理回路の回路図である。
第2の実施形態の信号処理回路の動作を示すタイミングチャートである。
第2の実施形態の信号処理回路の動作を示すタイミングチャートである。
【0009】
以下、本発明の駆動システムの実施形態であるモータ駆動システムについて説明する。
なお、以下の実施形態において、少なくとも3相交流モータ、複数のホール素子、および、各ホール素子の信号処理回路を含む構成が、本発明のモータに相当する。
【0010】
(1)第1の実施形態
(1−1)システム構成
以下、本発明のモータ駆動システムの一実施形態について図面を参照して説明する。
図1は、実施形態のモータ駆動システム1のシステム構成を示す図である。モータ駆動システム1は、インバータ装置2、降圧電源回路3、CPU(Central Processing Unit)5、および、3相交流モータMを備える。CPU5は、マイクロコントローラの例である。
インバータ装置2は、3相電圧生成部10および駆動回路群20を備え、3相交流電力を発生させて3相交流モータMに供給する。3相交流モータMには、回転子の位置を検出する相ごとのホール素子群100が取り付けられている。
【0011】
以下の説明において、回路内のノードまたは端子の電圧は、グランド電位GND(以下の説明では、「GND電位」とする。)を基準とした電位を意味している。例えば、インバータ装置2において最も高い電位は電源電位VMであるが、GND電位は0Vとみなしてよいため、適宜、「電源電圧VM」ともいう。
降圧電源回路3は、電源電圧VMをCPU5が動作するのに必要となる所定の電圧(本実施形態の例では、+3.3V)まで低下させてCPU5に供給する。
CPU5は、駆動回路群20の駆動回路21〜23の各々に対して、振幅が3.3Vのパルス信号を供給する。各駆動回路は、CPU5からのパルス信号を、3相電圧生成部10内のMOSトランジスタを動作可能となる信号レベルに変換する。
図1では、駆動回路21〜23がそれぞれ、ノードN11〜N13に対応しており、それぞれ後述する駆動回路の出力端子に相当する。
【0012】
(1−2)インバータ装置2の構成
以下、インバータ装置2の構成を詳細に説明する。
図1に示すように、インバータ装置2の3相電圧生成部10は、ローサイドスイッチとしてのNMOSトランジスタM11,M21,M31、および、ハイサイドスイッチとしてのPMOSトランジスタM12,M22,M32を備える。3相交流モータMは100%デューティで動作する場合もあるため、3相電圧生成部10は、ハイサイドスイッチをPMOSトランジスタとしている。
【0013】
本実施形態では、PMOSトランジスタM12とNMOSトランジスタM11は、3相交流モータMに供給される3相交流電力のU相に対して設けられる。PMOSトランジスタM12とNMOSトランジスタM11とがスイッチング動作を行うことによりU相の出力電圧であるU相電圧Vuが生成される。
同様に、PMOSトランジスタM22とNMOSトランジスタM21は、3相交流モータMに供給される3相交流電力のV相に対して設けられる。PMOSトランジスタM22とNMOSトランジスタM21とがスイッチング動作を行うことによりV相の出力電圧であるV相電圧Vvが生成される。PMOSトランジスタM32とNMOSトランジスタM31は、3相交流モータMに供給される3相交流電力のW相に対して設けられる。PMOSトランジスタM32とNMOSトランジスタM31とがスイッチング動作を行うことによりW相の出力電圧であるW相電圧Vwが生成される。
【0014】
NMOSトランジスタM11,M21,M31のソースは、グランド電位GNDに設定されている。PMOSトランジスタM12,M22,M32のソースは、インバータ装置2の電源電圧VMに接続されている。
【0015】
U相のNMOSトランジスタM11とPMOSトランジスタM12の共通のドレイン(ノードN11)は、3相交流モータMのU相の巻線(図示せず)の一端に接続される。同様に、V相のNMOSトランジスタM21とPMOSトランジスタM22の共通のドレイン(ノードN12)は、3相交流モータMのV相の巻線(図示せず)の一端に接続され、W相のNMOSトランジスタM31とPMOSトランジスタM32の共通のドレイン(ノードN13)は、3相交流モータMのW相の巻線(図示せず)の一端に接続される。
【0016】
ホール素子群100は、4個のホール素子H1,H2,H3,H4からなる。なお、以下の説明では、4個のホール素子H1,H2,H3,H4について共通して言及するときには、単に「ホール素子H」と表記する。ホール素子H1〜H3は、3相交流モータMのロータマグネットの位置を検出する素子であり、それぞれ3相交流モータMのロータマグネット(適宜に単に「ロータ」ともいう。)の回転に応じて変化する磁力の大きさを電気信号に変換する素子である。ホール素子H4は、ロータの回転中心に配置され、外部磁界による成分を検出するために設けられる。
3個のホール素子H1,H2,H3の信号は、基準電圧に対して互いに反転した一対の信号である相補信号であり、順に120度ずつ位相差がある正弦波信号であり、それぞれU相、V相、W相に対応している。ホール素子H4も基準電圧に対して互いに反転した一対の信号である相補信号であるが、ロータの回転に伴う磁界の影響を受けず、外部磁界に応じた信号を出力する。
【0017】
信号処理回路6Aは、各ホール素子Hの信号を増幅するとともに、3.3V振幅のパルス信号に変換してCPU5に供給する。信号処理回路6Aの詳細については後述する。信号処理回路6Aから供給されるパルス信号のデューティ比は、通常50%であり、50%から大きく外れることはない。
【0018】
CPU5は、信号処理回路6Aによって供給されるパルス信号に基づいて、駆動回路群20の駆動回路21〜23に供給するパルス信号のデューティ比を決定し、決定したデューティ比のパルス信号を各駆動回路に供給する。各駆動回路に供給されるパルス信号の振幅は、CPU5の動作電圧と同一の3.3Vである。
【0019】
駆動回路群20の各駆動回路は、振幅3.3VのCPU5からのパルス信号をレベル変換し、3相電圧生成部10のPMOSトランジスタのゲートとNMOSトランジスタのゲートに入力する。駆動回路21は、U相のNMOSトランジスタM11およびPMOSトランジスタM12の各ゲートに対してレベル変換したパルス信号を入力する。駆動回路22は、V相のNMOSトランジスタM21およびPMOSトランジスタM22の各ゲートに対してレベル変換したパルス信号を入力する。駆動回路23は、W相のNMOSトランジスタM31およびPMOSトランジスタM32の各ゲートに対してレベル変換したパルス信号を入力する。
駆動回路21,22,23によってレベル変換されたパルス信号によって、ローサイドスイッチであるNMOSトランジスタM11,M21,M31およびハイサイドスイッチであるPMOSトランジスタM12,M22,M32の動作が制御される。
【0020】
(1−3)信号処理回路の構成
以下、本実施形態の信号処理回路6Aの構成について詳しく説明するが、その前に先ず、信号処理回路6Aと対比する目的で、参照用の信号処理回路である参照回路6Rについて図2および図3を参照して説明する。
【0021】
(1−3−1)参照回路
図2は、参照回路6Rの回路図である。図3は、参照回路6Rの動作を示すタイミングチャートである。図3に示す参照回路6Rでは、ホール素子群100のうち1つのホール素子Hに対する信号処理回路を示しているが、他の相のホール素子Hに対する信号処理も同様である。
図3に示すように、ホール素子Hに対して所定のバイアス電圧又はバイアス電流を発生させるために、電源電圧Vccに対して抵抗Rb1,Rb2が設けられる。ホール素子Hの出力端子P1,P2からそれぞれ、ホール素子信号Vh

およびホール素子信号Vh

の一対の相補信号が出力される。ホール素子信号Vh

およびホール素子信号Vh

は、基準電圧VRを基準として互いに逆相の正弦波信号(つまり、基準電圧VRに対して極性が異なる信号)である。
基準電圧VRは、本実施形態の例では、電源電圧Vccの1/2のレベルの電圧である。
【0022】
参照回路6Rは、信号増幅部60および比較器62を備える。信号増幅部60は、差動増幅器61と、抵抗R1〜R4とを含む。
差動増幅器61は差動アンプであり、ホール素子Hの信号Vh

,Vh

を増幅して、電圧Vo1の信号を出力する。ホール素子Hの出力端子P2と差動増幅器61の反転入力端子との間には抵抗R1が設けられ、ホール素子Hの出力端子P1と差動増幅器61の非反転入力端子との間には抵抗R3が設けられる。
差動増幅器61の反転入力端子と出力端子の間には帰還抵抗R2が設けられる。抵抗R4の一端は差動増幅器61の非反転入力端子に接続され、抵抗R4の他端は基準電圧VRに設定される。
典型的にはR2/R1=R4/R3となるように設定され、この値が信号増幅部60の増幅率(ゲイン)となる。
【0023】
比較器62(パルス信号生成部の例)は、信号増幅部60で増幅されて出力された信号(出力電圧Vo1)と基準電圧VRとを比較して、その比較結果を示す2値のパルス信号(出力電圧Vout)を出力する。このパルス信号がCPU5に供給される。
【0024】
図3は、ホール素子信号Vh

,Vh

、差動増幅器61の出力電圧Vo1、比較器62の出力電圧Vout、および、基準電圧VRの波形のシミュレーション結果を示している。図3Aは、ホール素子信号の振幅が0.2Vp-pであり、信号増幅部60のゲインが5倍の場合を示す。図3Bは、ホール素子信号の振幅が0.6Vp-pであり、信号増幅部60のゲインが5倍の場合を示す。
図3Bに示すように出力電圧Vo1がVp-pで電源電圧Vcc(3.3V)を超える場合には、クランプされて正弦波にはならない。図3A,図3Bのいずれの場合であっても、出力電圧Voutは、50%デューティのパルス波形となっている。
【0025】
図3は、参照回路6Rが正常に動作している場合を示している。しかし、外部に検出対象以外の磁界が存在する場合、ホール素子信号Vh

,Vh

にオフセットが生ずるため、出力電圧Voutが50%デューティとならない。この点を図4に示す。
図4は、3相交流モータMの近くに磁石(永久磁石)がない場合と磁石がある場合とで、ホール素子信号Vh

,Vh

と、参照回路6Rの出力電圧Vout(パルス)がどのように変化するかを示す図である。3相交流モータMの近くに磁石がない場合には、ロータマグネットの回転に応じて基準電圧VRとのクロス点が一定間隔となる正弦波のホール素子信号Vh

,Vh

が発生し、それによって参照回路6Rの出力電圧Voutが50%デューティのパルス波形が得られる。
それに対して、3相交流モータMの近くに磁石がある場合、当該磁界によるオフセット成分により、ロータマグネットの回転に応じて、ホール素子信号Vh

,Vh

の基準電圧VRとのクロス点が一定間隔とならないため、参照回路6Rの出力電圧Voutが50%デューティのパルス波形とならない。
例えば、図5は、参照回路6Rにおいてホール素子信号の振幅が0.6Vp-pであり、信号増幅部60のゲインが5倍であり、ホール素子の信号に0.5V(DC)の外部磁界による成分を重畳させた場合の波形である。図に示すように、外部磁界のため、ホール素子信号Vh

,Vh

のクロス点の間隔が一定とならず、デューティ比が50%から外れることがわかる。
【0026】
(1−3−2)本実施形態におけるホール素子の配置と信号処理回路
次に、本実施形態のホール素子の配置と信号処理回路6Aについて、図6〜図10を参照して説明する。
図6は、本実施形態におけるモータ駆動システム1のホール素子の配置を示す図である。図7は、本実施形態におけるホール素子の出力波形のシミュレーション結果を示す図である。図8は、本実施形態の信号処理回路6Aの回路図である。図9および図10は、それぞれ、本実施形態の信号処理回路6Aの動作を示すタイミングチャートである。
図6Aは、モータの回転軸に直交する平面において、各ホール素子Hの配置を示す図である。図6Bは、モータの概略断面図である。
【0027】
参照回路6Rの上述した課題に鑑み、本実施形態の信号処理回路6Aは、外部に検出対象以外の磁界が存在する場合であっても、外部磁界によるオフセット成分をキャンセルするように構成される。そのために、本実施形態では、U相、V相、W相の磁界に対応する3個のホール素子H1,H2,H3に加えて、外部磁界のオフセット検出用のホール素子H4を配置している。
図6Bに示すように、本実施形態の3相交流モータMでは、台座51に基板52が配置され、基板52上にホール素子H1〜H4が設けられる。基板52は円形であり、基板52を覆うようにしてロータマグネットが配置されている。なお、図6Bでは、外部磁界としてスピーカ71が例として図示されている。
【0028】
図6Aに示す例では、3相交流モータMの極数は4(つまり、極対数が2)である。この場合、ホール素子H1〜H3のそれぞれが120度(2/3π)(電気角)の位相差を有する信号を生成するため、電気角=機械角×極対数の関係から、各ホール素子の配置は、60度(π/3)ずつシフトした配置となる。
ホール素子H4は、ロータの回転中心に配置され、モータの回転による磁界の影響を受けない。
【0029】
図7を参照して、本実施形態の信号処理回路6Aの信号処理の原理を説明すると以下のとおりである。図7では、U相に対応するホール素子H1のホール素子信号Vh1

,Vh1

と、外部磁界成分であるホール素子H4のホール素子信号Vh4

,Vh4

とが示される。図に示すように、ホール素子H1のホール素子信号Vh1

,Vh1

は、外部磁界の影響により、ホール素子信号Vh4

,Vh4

が重畳した波形となっている。そこで、信号処理回路6Aでは、外部磁界の影響を除去するために、ホール素子信号Vh4

とホール素子信号Vh1

の差分をとると共に、ホール素子信号Vh4

とホール素子信号Vh1

の差分をとる。そして、得られた差分を増幅して2値化することによって、外部磁場の影響を除外したパルス波形を生成することができる。
なお、V相、W相のホール素子信号についても同様に、ホール素子H4のホール素子信号との差分をとることで、外部磁場の影響を除外することができる。
【0030】
図7を参照して説明した信号処理の原理に基づいた信号処理回路6Aについて、図8を参照して説明する。なお、図8に示す信号処理回路6Aは、U相に対応するホール素子H1のホール素子信号の信号処理のみを示しているが、V相,W相にそれぞれ対応するホール素子H2,H3のホール素子信号に対する信号処理についても同様である。
【0031】
図8に示すように、信号処理回路6Aでは所定のバイアス電圧又はバイアス電流を発生させるため、ホール素子H1の電源電圧Vccに対して抵抗Rb11,Rb12が設けられ、ホール素子H4の電源電圧Vccに対して抵抗Rb41,Rb42が設けられる。
ホール素子H1の出力端子P11,P12からそれぞれ、ホール素子信号Vh1

およびホール素子信号Vh1

の一対の相補信号が出力される。ホール素子信号Vh1

およびホール素子信号Vh1

は、基準電圧VRを基準として互いに逆相の正弦波信号(つまり、基準電圧VRに対して極性が異なる信号)である。
同様に、ホール素子H4の出力端子P41,P42からそれぞれ、ホール素子信号Vh4

およびホール素子信号Vh4

の一対の相補信号が出力される。ホール素子信号Vh4

およびホール素子信号Vh4

は、基準電圧VRを基準として互いに逆相の正弦波信号(つまり、基準電圧VRに対して極性が異なる信号)である。
基準電圧VRは、本実施形態の例では、電源電圧Vccの1/2のレベルの電圧である。
【0032】
信号処理回路6Aは、信号増幅部60A,60Bおよび比較器62を備える。信号増幅部60Aは、差動増幅器61Aと、抵抗R1〜R4とを含む。信号増幅部60Bは、差動増幅器61Bと、抵抗R1〜R4とを含む。
【0033】
差動増幅器61Aは差動アンプであり、ホール素子H1の信号Vh1

とホール素子H4の信号Vh4

の差分を増幅して、電圧Vo1の信号を出力する。ホール素子H4の出力端子P41と差動増幅器61Aの反転入力端子との間には抵抗R1が設けられ、ホール素子H1の出力端子P11と差動増幅器61Aの非反転入力端子との間には抵抗R3が設けられる。
差動増幅器61Aの反転入力端子と出力端子の間には帰還抵抗R2が設けられる。抵抗R4の一端は差動増幅器61Aの非反転入力端子に接続され、抵抗R4の他端は基準電圧VRに設定される。
典型的にはR2/R1=R4/R3となるように設定され、この値が信号増幅部60Aの増幅率(ゲイン)となる。
【0034】
差動増幅器61Bは差動アンプであり、ホール素子H1の信号Vh1

とホール素子H4の信号Vh4

の差分を増幅して、電圧Vo2の信号を出力する。ホール素子H4の出力端子P42と差動増幅器61Bの反転入力端子との間には抵抗R1が設けられ、ホール素子H1の出力端子P12と差動増幅器61Bの非反転入力端子との間には抵抗R3が設けられる。
差動増幅器61Bの反転入力端子と出力端子の間には帰還抵抗R2が設けられる。抵抗R4の一端は差動増幅器61Bの非反転入力端子に接続され、抵抗R4の他端は基準電圧VRに設定される。
典型的にはR2/R1=R4/R3となるように設定され、この値が信号増幅部60Bの増幅率(ゲイン)となる。
【0035】
比較器62は、信号増幅部60Aで増幅されて出力された信号(出力電圧Vo1)と信号増幅部60Bで増幅されて出力された信号(出力電圧Vo2)とを比較して、その比較結果を示す2値のパルス信号(出力電圧Vout)を出力する。このパルス信号がCPU5に供給される。
【0036】
なお、図8に示した回路例では、ホール素子H1の信号Vh1

と信号Vh1

が非反転入力端子に入力され、ホール素子H4の信号Vh4

と信号Vh4

が反転入力端子に入力される場合について示したが、その限りではない。逆に、ホール素子H1の信号Vh1

と信号Vh1

が反転入力端子に入力され、ホール素子H4の信号Vh4

と信号Vh4

が非反転入力端子に入力されてもよい。その場合、信号増幅部60A,60Bの出力信号Vo1,Vo2は、図8の場合に対して逆相となり、比較器62の出力電圧Voutも逆相になる。
【0037】
図9は外部磁界により各ホール素子信号に0.5V(図9Aを参照)が重畳する場合、図10は外部磁界により各ホール素子信号に振幅0.5V(p-p)、1kHzの信号が重畳する場合を示している。
図9Aおよび図10Aは、ホール素子H4の信号Vh4

,Vh4

であり、外部磁界のみによる信号レベルを示している。図9Bおよび図10Bは、外部磁界による信号が重畳したホール素子H1の信号Vh1

,Vh1

を示している。
図9Cおよび図10Cに示すように、外部磁界の信号がDC成分のみの場合(図9C)および周波数成分を含む場合(図10C)のいずれの場合でも、外部磁界の信号成分が除去されて出力電圧Voutのデューティ比が50%になっていることがわかる。
【0038】
以上説明したように、本実施形態のモータ駆動システム1では、ロータの回転位置を検出するホール素子H1〜H3(第1の磁気センサの例)と、ロータの回転中心に配置されるホール素子H4(第2の磁気センサの例)とを設けるように構成する。そして、信号増幅部60A,60Bは、例えばホール素子H1のホール素子信号Vh1

,Vh1

(第1信号の例)と、ホール素子H4ホール素子信号Vh4

,Vh4

(第2信号の例)との差分を増幅し、比較器62が信号増幅部60A,60Bの出力信号Vo1,Vo2をパルス信号である出力電圧Voutに変換する。そのため、外部磁界による雑音信号レベルがDCであっても周波数成分を含む場合であっても除去することができる。
【0039】
(2)第2の実施形態
次に、第2の実施形態に係るモータ駆動システムについて、図11〜図13を参照して説明する。
以下の各実施形態に係るモータ駆動システムでは、第1の実施形態のモータ駆動システム1と比較して信号処理回路が異なるのみであるため、信号処理回路についてのみ説明する。
図11は、本実施形態の信号増幅部60Cの回路図である。図12および図13はそれぞれ、本実施形態の信号増幅部60Cの動作を示すタイミングチャートである。
【0040】
図11を図8と比較してわかるように、本実施形態の信号増幅部60Cは、差動増幅器の数が2個から1個に集約した回路で構成される。
より具体的には、信号増幅部60Cの差動増幅器61Cの反転入力端子(第1入力端子の例)には、ホール素子H1のホール素子信号Vh1

と、ホール素子H4のホール素子信号Vh4

とが並列に、それぞれ抵抗R1’,R1を介して入力される。差動増幅器61Cの非反転入力端子(第2入力端子の例)には、ホール素子H1のホール素子信号Vh1

と、ホール素子H4のホール素子信号Vh4

とが、それぞれ抵抗R3’,R3を介して並列に入力される。差動増幅器61Cは、これらの入力の差分を、基準電圧VRを基準にして所定の増幅率で増幅する。差動増幅器61Cの出力端子と反転入力端子の間には、帰還抵抗R2が設けられる。
なお、本実施形態では、ホール素子H1のホール素子信号Vh1

は、第1信号の第1極性の信号の一例であり、ホール素子H1のホール素子信号Vh1

は、第1信号の第2極性の信号の一例である。また、ホール素子H4のホール素子信号Vh4

は、第2信号の第1極性の信号の一例であり、ホール素子H4のホール素子信号Vh4

は、第2信号の第2極性の信号の一例である。
【0041】
図11において典型的には、R1=R1’=R3=R3’であり、その場合、信号増幅部60Cの増幅率(ゲイン)は、R2/R1(=R4/R3)である。
本実施形態の比較器62Cは、差動増幅器61Cの出力信号Voと基準電圧VRとの比較結果に基づいて、パルス信号(出力電圧Vout)を出力する。
【0042】
図11に示す信号処理回路6Cと、図8に示した信号処理回路6Aとは実質的に等価である。この点を以下に示す。
差動増幅器61Cの非反転入力端子における電圧をVa’とし、反転入力端子における電圧をVaとした場合、以下の式(1),(2)が成立する。
【0043】
ここで、R1=R1’=R3=R3’=Rとし、R2=R4=kR(k:ゲイン)とした場合、式(1)、(2)はそれぞれ式(3)、(4)のように表される。
【0044】
イマジナリショートからVa=Va’であるため式(3)、(4)から以下の式(5)が得られる。
そのため、比較器62Cによる比較結果は、以下の式(6)で表される。
【0045】
他方、図8の信号処理回路6Aでは、各信号増幅部60A,60Bに対して以下の式(7)、(8)が成立する。
そのため、比較器62による比較結果は、以下の式(9)で表される。
【0046】
式(6),(9)が示すとおり、本実施形態の信号処理回路6Cは、図8の信号処理回路6Aと等価であることがわかる。
【0047】
図12は、図10Aと同じ外部磁界が発生する条件で、差動増幅器61Cの出力信号Voのレベルと、比較器62の出力電圧Voutとを示すタイミングチャート(シミュレーション結果)であり、図10Cと同様に、デューティ比が50%の波形が得られていることが確認された。
【0048】
図13は、本実施形態の信号処理回路6CをU相、V相、W相のすべてに対して適用した場合のシミュレーション結果に基づくタイミングチャート(シミュレーション結果)を示している。図13Aは、ホール素子H1,H2,H3のホール素子信号Vh1

,Vh2

,Vh3

の波形を示しており、ロータマグネットからの信号成分のみ(つまり、外部磁界の成分は含まない)の信号波形である。図13Bは、ホール素子H4のホール素子信号Vh4

,Vh4

の信号波形であり、外部磁界の成分のみが含まれる。図13Cは、外部磁界による成分が重畳された、ホール素子H1,H2,H3のホール素子信号Vh1

,Vh1

,Vh2

,Vh2

,Vh3

,Vh3

の波形を示している。図13Dは、各相に対応する信号増幅部60Cの出力信号Vo−1(U相;図11のVoと同じ),Vo−2(V相),Vo−3(W相)を示している。図13Eは、各相に対応する信号処理回路6Cの出力電圧Vout1(U相;図11のVoutと同じ),Vout2(V相),Vout3(W相)の波形を示している。
図13D,図13Eに示すように、各相は120度ずつ位相がずれ、かつ各相の出力電圧において50%のデューティ比が得られていることが確認された。
【0049】
以上、本発明のモータの実施形態について詳細に説明したが、本発明の範囲は上記の実施形態に限定されない。また、上記の実施形態は、本発明の主旨を逸脱しない範囲において、種々の改良や変更が可能である。複数の実施形態の各々で述べた技術的事項は、適宜組み合わせることが可能である。
【0050】
例えば、上述した実施形態では、3相電圧生成部10の各駆動用MOSトランジスタのオン・オフ制御が、ホールセンサの位置情報に基づく120度通電によって行われる場合について説明したが、その限りではない。各駆動用MOSトランジスタのオン・オフ制御方法は、180度通電等の他の通電制御方法を適用してもよい。
【符号の説明】
(【0051】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
モータ
日本電産株式会社
ステータ
日本電産株式会社
駆動装置
日本電産株式会社
制御装置
日本電産株式会社
送風装置
日本電産株式会社
駆動装置
日本電産株式会社
駆動装置
日本電産株式会社
駆動装置
日本電産株式会社
駆動装置
日本電産株式会社
駆動装置
日本電産株式会社
軸流ファン
日本電産株式会社
信号検出方法
日本電産株式会社
電池モジュール
日本電産株式会社
モータユニット
日本電産株式会社
インバータ装置
日本電産株式会社
モータ及び車両
日本電産株式会社
コイル挿入装置
日本電産株式会社
コイル挿入装置
日本電産株式会社
コイル挿入装置
続きを見る