TOP特許意匠商標
特許ウォッチ DM通知 Twitter
10個以上の画像は省略されています。
公開番号2020078203
公報種別公開特許公報(A)
公開日20200521
出願番号2018211244
出願日20181109
発明の名称電源IC及び電源回路
出願人ローム株式会社
代理人特許業務法人 佐野特許事務所
主分類H02M 3/155 20060101AFI20200424BHJP(電力の発電,変換,配電)
要約【課題】ハイサイドドランジスタの駆動用電圧を確保可能な電源ICを提供する。
【解決手段】電源回路100において、第1降圧コンバータ110は互いに直列接続された第1ハイサイド/ローサイドトランジスタ111H、111Lをスイッチング制御することで入力電圧Vin1から第1出力電圧Vout1を生成し、第2降圧コンバータ120は互いに直列接続された第2ハイサイド/ローサイドトランジスタ121H、121Lをスイッチング制御することで入力電圧Vin1から第2出力電圧Vout2を生成する。各コンバータに対しブートストラップ回路BC1、BC2が設けられ、当該回路内のブートノードBT1、BT2に生じるブート電圧を用いて各ハイサイドトランジスタのゲートが駆動される。スイッチ回路130は、2つのハイサイドトランジスタの双方がオンであるときに2つのコンバータのブートノード間を導通させる。
【選択図】図1
特許請求の範囲【請求項1】
互いに直列接続された第1ハイサイドトランジスタ及び第1ローサイドトランジスタを用いて直流−直流変換を行う第1コンバータと、互いに直列接続された第2ハイサイドトランジスタ及び第2ローサイドトランジスタを用いて直流−直流変換を行う第2コンバータと、を備えた電源回路を形成するための電源ICであって、
前記第1コンバータの構成要素として、
前記第1ハイサイドトランジスタのゲートを駆動する第1ハイサイドドライバと、
前記第1ローサイドトランジスタのゲートを駆動する第1ローサイドドライバと、
前記第1ハイサイドドライバ及び前記第1ローサイドドライバを用いて前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタのオン/オフ状態を制御する第1制御回路と、
前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタ間の接続ノードである第1スイッチノードに対し第1コンデンサを介して接続され、前記第1ハイサイドドライバでの高電位側の電源電圧として機能する第1ブート電圧が加わる第1ブートノードと、を備えるとともに、
前記第2コンバータの構成要素として、
前記第2ハイサイドトランジスタのゲートを駆動する第2ハイサイドドライバと、
前記第2ローサイドトランジスタのゲートを駆動する第2ローサイドドライバと、
前記第2ハイサイドドライバ及び前記第2ローサイドドライバを用いて前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタのオン/オフ状態を制御する第2制御回路と、
前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタ間の接続ノードである第2スイッチノードに対し第2コンデンサを介して接続され、前記第2ハイサイドドライバでの高電位側の電源電圧として機能する第2ブート電圧が加わる第2ブートノードと、を備え、
前記第1ハイサイドトランジスタ及び前記第2ハイサイドトランジスタの双方がオンとされる両オン区間の全部又は一部において、前記第1ブートノードと前記第2ブートノードとを導通させるスイッチ回路を更に備える
ことを特徴とする電源IC。
続きを表示(約 3,400 文字)【請求項2】
前記第1制御回路は、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを交互にオン、オフする第1スイッチング制御を実行可能であり、前記第2制御回路は、前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタを交互にオン、オフする第2スイッチング制御を実行可能であり、
前記電源回路では、前記第1スイッチング制御にて前記第1ローサイドトランジスタがオンとされているときに前記第1ブートノードを高電位側にして前記第1コンデンサを充電する第1ブートストラップ回路が形成され、前記第2スイッチング制御にて前記第2ローサイドトランジスタがオンとされているときに前記第2ブートノードを高電位側にして前記第2コンデンサを充電する第2ブートストラップ回路が形成される
ことを特徴とする請求項1に記載の電源IC。
【請求項3】
前記第1ブートノードは第1充電用素子を介し所定電圧が加わる端子に接続され、前記第1スイッチング制御にて前記第1ローサイドトランジスタがオンとされているときに前記第1ブートノードを高電位側にして前記第1コンデンサが前記第1充電用素子を介し前記所定電圧にて充電され、
前記第2ブートノードは第2充電用素子を介し前記所定電圧が加わる前記端子に接続され、前記第2スイッチング制御にて前記第2ローサイドトランジスタがオンとされているときに前記第2ブートノードを高電位側にして前記第2コンデンサが前記第2充電用素子を介し前記所定電圧にて充電され、
前記第1充電用素子及び前記第2充電用素子は、夫々に、ブートストラップ用ダイオード又はブートストラップ用スイッチにて構成される
ことを特徴とする請求項2に記載の電源IC。
【請求項4】
前記第1コンバータは、入力電圧から第1出力電圧を得る第1降圧コンバータであって、前記第2コンバータは、前記入力電圧から第2出力電圧を得る第2降圧コンバータであり、
前記第1スイッチノードは、前記第1出力電圧が加わる第1出力電圧印加端子に対し第1インダクタを介して接続され、前記第2スイッチノードは、前記第2出力電圧が加わる第2出力電圧印加端子に対し第2インダクタを介して接続され、
前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタの直列回路、並びに、前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタの直列回路に対し、夫々、前記入力電圧が印加される
ことを特徴とする請求項1〜3の何れかに記載の電源IC。
【請求項5】
前記第1制御回路は、前記入力電圧が前記第1出力電圧に対して設定された所定の第1目標電圧よりも高い場合、前記第1出力電圧と前記第1目標電圧との差を減ずるように前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを交互にオン、オフする第1降圧スイッチング制御を実行し、前記入力電圧が前記第1目標電圧以下である場合、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを夫々オン、オフに維持し、
前記第2制御回路は、前記入力電圧が前記第2出力電圧に対して設定された所定の第2目標電圧よりも高い場合、前記第2出力電圧と前記第2目標電圧との差を減ずるように前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタを交互にオン、オフする第2降圧スイッチング制御を実行する
ことを特徴とする請求項4に記載の電源IC。
【請求項6】
前記入力電圧が前記第1目標電圧の上下に変動することがある場合、前記第2目標電圧が前記入力電圧の変動範囲の下限より低く設定されることで前記第2降圧スイッチング制御の実行が確保される、又は、前記第2ハイサイドトランジスタがオンとなるデューティに100%未満の上限を設けることで前記第2降圧スイッチング制御の実行が確保される
ことを特徴とする請求項5に記載の電源IC。
【請求項7】
前記第1コンバータは、第1入力電圧から第1出力電圧を得る昇圧コンバータであって、前記第2コンバータは、前記第1出力電圧を第2入力電圧として用いて前記第2入力電圧から第2出力電圧を得る降圧コンバータであり、
前記第1スイッチノードは、前記第1入力電圧が加わる第1入力電圧印加端子に対し第1インダクタを介して接続され、前記第2スイッチノードは、前記第2出力電圧が加わる第2出力電圧印加端子に対し第2インダクタを介して接続され、
前記第1ハイサイドトランジスタは、前記第1出力電圧が生じる出力ノードと前記第1スイッチノードとの間に設けられ、前記第2ハイサイドトランジスタは、前記出力ノードと前記第2スイッチノードとの間に設けられる
ことを特徴とする請求項1〜3の何れかに記載の電源IC。
【請求項8】
前記第1制御回路は、前記第1入力電圧が前記第1出力電圧に対して設定された所定の第1目標電圧よりも低い場合、前記第1出力電圧と前記第1目標電圧との差を減ずるように前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを交互にオン、オフする昇圧スイッチング制御を実行し、前記第1入力電圧が前記第1目標電圧以上である場合、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを夫々オン、オフに維持し、
前記第2制御回路は、前記第1出力電圧としての前記第2入力電圧が前記第2出力電圧に対して設定された所定の第2目標電圧よりも高い場合、前記第2出力電圧と前記第2目標電圧との差を減ずるように前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタを交互にオン、オフする降圧スイッチング制御を実行する
ことを特徴とする請求項7に記載の電源IC。
【請求項9】
前記第1入力電圧が前記第1目標電圧の上下に変動することがある場合、前記第2目標電圧が前記第1目標電圧よりも低く設定されることで前記降圧スイッチング制御の実行が確保される、又は、前記第2ハイサイドトランジスタがオンとなるデューティに100%未満の上限を設けることで前記降圧スイッチング制御の実行が確保される
ことを特徴とする請求項8に記載の電源IC。
【請求項10】
前記スイッチ回路は、
前記第1ブートノードと前記第2ブートノードとの間に設けられ且つ互いに直列に接続された第1スイッチング素子及び第2スイッチング素子と、
前記第1ハイサイドトランジスタのオン区間の全部又は一部において前記第1スイッチング素子をオンとし且つ前記第2ハイサイドトランジスタのオン区間の全部又は一部において前記第2スイッチング素子をオンとするスイッチ制御部と、を備える
ことを特徴とする請求項1〜9の何れかに記載の電源IC。
【請求項11】
前記スイッチ回路は、
前記第1ブートノードと前記第2ブートノードとの間に設けられたスイッチング素子と、
前記両オン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備える
ことを特徴とする請求項1〜9の何れかに記載の電源IC。
【請求項12】
前記スイッチ回路は、
前記第1ブートノードと前記第2ブートノードとの間に設けられ且つ互いに直列に接続されたスイッチング素子及びダイオードと、
前記第1ハイサイドトランジスタのオン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備え、
前記スイッチング素子がオンとされるときに、前記第1ブートノード及び前記第2ブートノードの内、前記ダイオードのアノードに接続されるブートノードから他のブートノードに向けて前記スイッチング素子を介し電力が供給される
ことを特徴とする請求項1〜9の何れかに記載の電源IC。
【請求項13】
請求項1〜12の何れかに記載の電源ICを有する電源回路であって、
前記電源ICを用いて前記第1コンバータ及び前記第2コンバータが形成される
ことを特徴とする電源回路。

発明の詳細な説明【技術分野】
【0001】
本発明は、電源IC(電源用集積回路)及び電源回路に関する。
続きを表示(約 18,000 文字)【背景技術】
【0002】
図30に、一般的な降圧コンバータ910の一部構成を示す。降圧コンバータ910は、入力電圧Viから出力電圧Voを生成するDC/DCコンバータであって、Nチャネル型のMOSFETとして構成され且つ互いに直列接続されたハイサイドトランジスタ911H及びローサイドトランジスタ911Lと、トランジスタ911H及び911Lのゲートを駆動するハイサイドドライバ912H及びローサイドドライバ912Lと、ドライバ912H及び912Lを制御する制御回路913と、を備える。制御回路913は、出力電圧Voに応じた帰還信号に基づき出力電圧Voを所定の目標電圧(例えば5V)に追従させることができる。
【0003】
トランジスタ911Hの型はPチャネル型とされることもあるが、Nチャネル型の方がPチャネル型よりもトランジスタサイズを小さくすることができ、コスト上、メリットがある。トランジスタ911HをNチャネル型のMOSFETにて構成する場合、トランジスタ911H及び911L間の接続ノードSWの電位が入力電圧Viのレベルまで上昇することから、トランジスタ911Hをオンさせるために入力電圧Viよりも高い電圧が必要となる。入力電圧Viよりも高い電圧を生成するためにブートストラップ回路917が利用される。ブートストラップ回路917は、コンデンサ917Cを有し、トランジスタ911H及び911Lがスイッチング駆動されるときに接続ノードSWに生じる電圧変動を利用してコンデンサ917Cを充電し、これによってドライバ912H用の高電位側の電源電圧(ブート電圧Vbt)を生成する。
【先行技術文献】
【特許文献】
【0004】
特開2012−157142公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
図30の降圧コンバータ910において、常に“Vi>Vo”であれば問題ないが、降圧コンバータ910の利用状況によっては、入力電圧Viに変動があって、入力電圧Viが一時的に上記目標電圧以下となることも有りえる。この際には、出力電圧Voをなるだけ目標電圧に近づけるべく、トランジスタ911Hをオンに固定することが望ましい。しかしながら、トランジスタ911Hをオンに固定しようとした場合、スイッチングに伴うコンデンサ917Cへの充電電流の供給が途絶えるため、ブート電圧Vbtがドライバ912の回路電流により徐々に低下してゆき、最終的にはトランジスタ911Hをオンに維持できなくなる(この点については後にも説明される)。
【0006】
昇圧コンバータにおいて、入力電圧が出力電圧に対して設定された目標電圧よりも高くなったり低くなったりすることがあるケースにおいても、同様の事情が存在する。
【0007】
本発明は、ハイサイドドランジスタの駆動用電圧の安定的な確保に寄与する電源IC及び電源回路を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明に係る電源ICは、互いに直列接続された第1ハイサイドトランジスタ及び第1ローサイドトランジスタを用いて直流−直流変換を行う第1コンバータと、互いに直列接続された第2ハイサイドトランジスタ及び第2ローサイドトランジスタを用いて直流−直流変換を行う第2コンバータと、を備えた電源回路を形成するための電源ICであって、前記第1コンバータの構成要素として、前記第1ハイサイドトランジスタのゲートを駆動する第1ハイサイドドライバと、前記第1ローサイドトランジスタのゲートを駆動する第1ローサイドドライバと、前記第1ハイサイドドライバ及び前記第1ローサイドドライバを用いて前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタのオン/オフ状態を制御する第1制御回路と、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタ間の接続ノードである第1スイッチノードに対し第1コンデンサを介して接続され、前記第1ハイサイドドライバでの高電位側の電源電圧として機能する第1ブート電圧が加わる第1ブートノードと、を備えるとともに、前記第2コンバータの構成要素として、前記第2ハイサイドトランジスタのゲートを駆動する第2ハイサイドドライバと、前記第2ローサイドトランジスタのゲートを駆動する第2ローサイドドライバと、前記第2ハイサイドドライバ及び前記第2ローサイドドライバを用いて前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタのオン/オフ状態を制御する第2制御回路と、前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタ間の接続ノードである第2スイッチノードに対し第2コンデンサを介して接続され、前記第2ハイサイドドライバでの高電位側の電源電圧として機能する第2ブート電圧が加わる第2ブートノードと、を備え、前記第1ハイサイドトランジスタ及び前記第2ハイサイドトランジスタの双方がオンとされる両オン区間の全部又は一部において、前記第1ブートノードと前記第2ブートノードとを導通させるスイッチ回路を更に備えることを特徴とする。
【0009】
具体的には例えば、前記電源ICにおいて、前記第1制御回路は、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを交互にオン、オフする第1スイッチング制御を実行可能であり、前記第2制御回路は、前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタを交互にオン、オフする第2スイッチング制御を実行可能であり、前記電源回路では、前記第1スイッチング制御にて前記第1ローサイドトランジスタがオンとされているときに前記第1ブートノードを高電位側にして前記第1コンデンサを充電する第1ブートストラップ回路が形成され、前記第2スイッチング制御にて前記第2ローサイドトランジスタがオンとされているときに前記第2ブートノードを高電位側にして前記第2コンデンサを充電する第2ブートストラップ回路が形成されて良い。
【0010】
より具体的には例えば、前記電源ICにおいて、前記第1ブートノードは第1充電用素子を介し所定電圧が加わる端子に接続され、前記第1スイッチング制御にて前記第1ローサイドトランジスタがオンとされているときに前記第1ブートノードを高電位側にして前記第1コンデンサが前記第1充電用素子を介し前記所定電圧にて充電され、前記第2ブートノードは第2充電用素子を介し前記所定電圧が加わる前記端子に接続され、前記第2スイッチング制御にて前記第2ローサイドトランジスタがオンとされているときに前記第2ブートノードを高電位側にして前記第2コンデンサが前記第2充電用素子を介し前記所定電圧にて充電され、前記第1充電用素子及び前記第2充電用素子は、夫々に、ブートストラップ用ダイオード又はブートストラップ用スイッチにて構成されていて良い。
【0011】
また例えば、前記電源ICにおいて、前記第1コンバータは、入力電圧から第1出力電圧を得る第1降圧コンバータであって、前記第2コンバータは、前記入力電圧から第2出力電圧を得る第2降圧コンバータであり、前記第1スイッチノードは、前記第1出力電圧が加わる第1出力電圧印加端子に対し第1インダクタを介して接続され、前記第2スイッチノードは、前記第2出力電圧が加わる第2出力電圧印加端子に対し第2インダクタを介して接続され、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタの直列回路、並びに、前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタの直列回路に対し、夫々、前記入力電圧が印加されて良い。
【0012】
そして例えば、前記電源ICにおいて、前記第1制御回路は、前記入力電圧が前記第1出力電圧に対して設定された所定の第1目標電圧よりも高い場合、前記第1出力電圧と前記第1目標電圧との差を減ずるように前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを交互にオン、オフする第1降圧スイッチング制御を実行し、前記入力電圧が前記第1目標電圧以下である場合、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを夫々オン、オフに維持し、前記第2制御回路は、前記入力電圧が前記第2出力電圧に対して設定された所定の第2目標電圧よりも高い場合、前記第2出力電圧と前記第2目標電圧との差を減ずるように前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタを交互にオン、オフする第2降圧スイッチング制御を実行しても良い。
【0013】
この際例えば、前記電源ICにおいて、前記入力電圧が前記第1目標電圧の上下に変動することがある場合、前記第2目標電圧が前記入力電圧の変動範囲の下限より低く設定されることで前記第2降圧スイッチング制御の実行が確保されると良い、又は、前記第2ハイサイドトランジスタがオンとなるデューティに100%未満の上限を設けることで前記第2降圧スイッチング制御の実行が確保されると良い。
【0014】
また例えば、前記電源ICにおいて、前記第1コンバータは、第1入力電圧から第1出力電圧を得る昇圧コンバータであって、前記第2コンバータは、前記第1出力電圧を第2入力電圧として用いて前記第2入力電圧から第2出力電圧を得る降圧コンバータであり、前記第1スイッチノードは、前記第1入力電圧が加わる第1入力電圧印加端子に対し第1インダクタを介して接続され、前記第2スイッチノードは、前記第2出力電圧が加わる第2出力電圧印加端子に対し第2インダクタを介して接続され、前記第1ハイサイドトランジスタは、前記第1出力電圧が生じる出力ノードと前記第1スイッチノードとの間に設けられ、前記第2ハイサイドトランジスタは、前記出力ノードと前記第2スイッチノードとの間に設けられても良い。
【0015】
そして例えば、前記電源ICにおいて、前記第1制御回路は、前記第1入力電圧が前記第1出力電圧に対して設定された所定の第1目標電圧よりも低い場合、前記第1出力電圧と前記第1目標電圧との差を減ずるように前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを交互にオン、オフする昇圧スイッチング制御を実行し、前記第1入力電圧が前記第1目標電圧以上である場合、前記第1ハイサイドトランジスタ及び前記第1ローサイドトランジスタを夫々オン、オフに維持し、前記第2制御回路は、前記第1出力電圧としての前記第2入力電圧が前記第2出力電圧に対して設定された所定の第2目標電圧よりも高い場合、前記第2出力電圧と前記第2目標電圧との差を減ずるように前記第2ハイサイドトランジスタ及び前記第2ローサイドトランジスタを交互にオン、オフする降圧スイッチング制御を実行しても良い。
【0016】
この際例えば、前記電源ICにおいて、前記第1入力電圧が前記第1目標電圧の上下に変動することがある場合、前記第2目標電圧が前記第1目標電圧よりも低く設定されることで前記降圧スイッチング制御の実行が確保されると良い、又は、前記第2ハイサイドトランジスタがオンとなるデューティに100%未満の上限を設けることで前記降圧スイッチング制御の実行が確保されると良い。
【0017】
また具体的には例えば、前記電源ICにおいて、前記スイッチ回路は、前記第1ブートノードと前記第2ブートノードとの間に設けられ且つ互いに直列に接続された第1スイッチング素子及び第2スイッチング素子と、前記第1ハイサイドトランジスタのオン区間の全部又は一部において前記第1スイッチング素子をオンとし且つ前記第2ハイサイドトランジスタのオン区間の全部又は一部において前記第2スイッチング素子をオンとするスイッチ制御部と、を備えていて良い。
【0018】
或いは例えば、前記電源ICにおいて、前記スイッチ回路は、前記第1ブートノードと前記第2ブートノードとの間に設けられたスイッチング素子と、前記両オン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備えていても良い。
【0019】
更に或いは例えば、前記電源ICにおいて、前記スイッチ回路は、前記第1ブートノードと前記第2ブートノードとの間に設けられ且つ互いに直列に接続されたスイッチング素子及びダイオードと、前記第1ハイサイドトランジスタのオン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備え、前記スイッチング素子がオンとされるときに、前記第1ブートノード及び前記第2ブートノードの内、前記ダイオードのアノードに接続されるブートノードから他のブートノードに向けて前記スイッチング素子を介し電力が供給されても良い。
【0020】
本発明に係る電源回路は、前記電源ICを有する電源回路であって、前記電源ICを用いて前記第1コンバータ及び前記第2コンバータが形成されることを特徴とする。
【発明の効果】
【0021】
本発明によれば、ハイサイドドランジスタの駆動用電圧の安定的な確保に寄与する電源IC及び電源回路を提供することが可能となる。
【図面の簡単な説明】
【0022】
本発明の第1実施形態に係る電源回路の構成図である。
本発明の第1実施形態に係り、入力電圧、ブート電圧及びスイッチ電圧の理想的な関係図である。
本発明の第1実施形態に係り、降圧スイッチング制御及びハイサイド固定オン制御の説明図である。
本発明の第1実施形態に係り、入力電圧、ブート電圧及びスイッチ電圧の実際の関係図である。
本発明の第1実施形態に係り、両オン区間の説明図である。
本発明の第1実施形態に係り、2つの降圧コンバータについての複数の電圧とスイッチ回路内の各スイッチの状態との関係を示す図である(ケースCS1)。
本発明の第1実施形態に係り、2つの降圧コンバータについての複数の電圧とスイッチ回路内の各スイッチの状態との関係を示す図である(ケースCS2)。
本発明の第1実施形態に係り、2つの降圧コンバータについての複数の電圧の波形図である。
本発明の第1実施形態に係り、ブートストラップ回路の変形構成を示す図である。
本発明の第2実施形態に係る電源回路の構成図である。
本発明の第2実施形態に係り、出力電圧又は入力電圧と、ブート電圧と、スイッチ電圧との理想的な関係図である。
本発明の第2実施形態に係り、昇圧スイッチング制御及びハイサイド固定オン制御の説明図である。
本発明の第2実施形態に係り、出力電圧と、ブート電圧と、スイッチ電圧との実際の関係図である。
本発明の第2実施形態に係り、両オン区間の説明図である。
本発明の第2実施形態に係り、2つのコンバータについての複数の電圧とスイッチ回路内の各スイッチの状態との関係を示す図である。
本発明の第2実施形態に係り、ブートストラップ回路の変形構成を示す図である。
本発明の第3実施形態にて参照される符号及び用語の説明図である。
本発明の第3実施形態に係り、スイッチ回路の第1構成例を示す図である。
本発明の第3実施形態に係り、スイッチ回路の第2構成例を示す図である。
本発明の第3実施形態に係り、スイッチ回路の第3構成例を示す図である。
本発明の第3実施形態に係り、スイッチ回路の第4構成例を示す図である。
本発明の第3実施形態に係り、スイッチ回路の第5構成例を示す図である。
本発明の第3実施形態に係り、スイッチ回路の第6構成例を示す図である。
本発明の第4実施形態に係る電源回路の構成図である。
図24の電源回路に設けることのできるスイッチ回路の構成図である。
本発明の第5実施形態に係り、電源回路が搭載された車両の構成図である。
本発明の第6実施形態に係る電源ICの外観斜視図である。
本発明の第6実施形態に係り、電源ICの外部端子の配列を示す図である。
本発明の第6実施形態に係り、電源ICを形成する半導体集積回路のレイアウト説明図である。
従来の降圧コンバータの構成図である。
【発明を実施するための形態】
【0023】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“111H”によって参照されるハイサイドトランジスタは(図1参照)、ハイサイドトランジスタ111Hと表記されることもあるし、トランジスタ111Hと略記されることもあり得るが、それらは全て同じものを指す。
【0024】
まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。
グランドとは、0V(ゼロボルト)の基準電位を有する導電部を指す又は基準電位そのものを指す。各実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。
FET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態(遮断状態)となっていることを指す。任意のスイッチを1以上のFET(電界効果トランジスタ)にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。
【0025】
<<第1実施形態>>
本発明の第1実施形態を説明する。図1は本発明の第1実施形態に係る電源回路100の全体構成図である。電源回路100は、降圧コンバータ110及び120、並びに、スイッチ回路130を備える。降圧コンバータ110は、所定の入力電圧Vinから出力電圧Vout1を得る降圧型のDC/DCコンバータ(直流−直流変換器)であり、降圧コンバータ120は、所定の入力電圧Vinから出力電圧Vout2を得る降圧型のDC/DCコンバータである。降圧コンバータ110及び120への入力電圧Vinは互いに共通である。入力電圧Vin並びに出力電圧Vout1及びVout2は正の直流電圧である。
【0026】
[降圧コンバータ110]
まず降圧コンバータ110について説明する。降圧コンバータ110は、ハイサイドトランジスタ111H、ローサイドトランジスタ111L、ハイサイドドライバ112H、ローサイドドライバ112L、制御回路113、レベルシフタ114、帰還回路115、ブートストラップ用ダイオードD1、ブートストラップ用コンデンサC1、インダクタL1、及び、出力コンデンサCout1を備えて構成される。トランジスタ111H及び111Lは、Nチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。
【0027】
トランジスタ111Hのドレインは、入力電圧Vinが加わる端子151(入力電圧印加端子)に接続され、トランジスタ111Hのソースとトランジスタ111LのドレインはスイッチノードSW1にて互いに共通接続され、トランジスタ111Lのソースはグランドに接続される。即ち、トランジスタ111H及び111Lの直列回路に対して入力電圧Vinが印加される。
【0028】
コンデンサC1の一端はスイッチノードSW1に接続され、コンデンサC1の他端はブートノードBT1に接続される。ダイオードD1のアノードは所定の正の直流電圧Vregが印加される端子152に接続され、ダイオードD1のカソードはブートノードBT1に接続される。インダクタL1の一端はスイッチノードSW1に接続され、インダクタL1の他端は出力ノードOUT1に接続される。コンデンサCout1は出力ノードOUT1とグランドとの間に設けられる。出力ノードOUT1に出力電圧Vout1が生じる。出力電圧Vout1が加わるべき端子153(出力電圧印加端子)に出力ノードOUT1が接続される(両者は同じものであると解しても良い)。また、出力ノードOUT1は帰還回路115にも接続される。帰還回路115は出力電圧Vout1に応じた帰還信号Vfb1を制御回路113に出力する。例えば、帰還回路115は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Vout1の分圧示す信号を帰還信号Vfb1として生成する。
【0029】
制御回路113は、帰還信号Vfb1に基づいて、ハイサイドドライバ112Hに対するハイサイド制御信号S1H及びローサイドドライバ112Lに対するローサイド制御信号S1Lを生成及び出力する。制御信号S1H及びS1Lは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号S1H及びS1Lの夫々において、ハイレベルは直流電圧Vregの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ114に対し、直流電圧Vregが印加される端子とグランドが接続され、且つ、ノードBT1及びSW1が接続される。レベルシフタ114は、供給される直流電圧VregとノードBT1及びSW1間の電圧とに基づき、制御信号S1Hのレベルをシフトしてシフト後のハイサイド制御信号S1H’を生成する。ハイサイド制御信号S1H’も、ハイサイド制御信号S1Hと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号S1H’におけるハイレベルはブートノードBT1の電位レベルに相当し、ハイサイド制御信号S1H’におけるローレベルはスイッチノードSW1の電位レベルに相当する。制御信号S1Hがハイレベル、ローレベルであるとき、制御信号S1H’も夫々ハイレベル、ローレベルとなる。以下、ブートノードBT1に加わる電圧をブート電圧Vbt1にて表すことがあり、スイッチノードSW1に加わる電圧をスイッチ電圧Vsw1にて表すことがある。
【0030】
ゲートドライバ112Hは、トランジスタ111Hのゲートに接続されてトランジスタ111Hのゲートを駆動する。詳細にはゲートドライバ112Hは、ブート電圧Vbt1を高電位側の電源電圧として且つスイッチ電圧Vsw1を低電位側の電源電圧として動作し、ハイサイド制御信号S1H’に応じたゲート電圧HG1をトランジスタ111Hのゲートに供給することでトランジスタ111Hの状態を制御する。ゲートドライバ112Hは、ハイサイド制御信号S1H’のレベルがハイレベル、ローレベルであるとき、ゲート電圧HG1のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧HG1におけるハイレベルはブート電圧Vbt1のレベルに相当し、ゲート電圧HG1におけるローレベルはスイッチ電圧Vsw1のレベルに相当する。トランジスタ111Hは、ゲート電圧HG1がハイレベルであるときにオン状態となり、ゲート電圧HG1がローレベルであるときにオフ状態となる。但し、ノードSW1及びBT1間の電位差がトランジスタ111Hのゲート閾値電圧未満となるとゲート電圧HG1がハイレベルであってもトランジスタ111Hはオン状態とならない。また、上記電位差がトランジスタ111Hのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ111Hのオン抵抗が相応に大きくなる。
【0031】
ゲートドライバ112Lは、トランジスタ111Lのゲートに接続されてトランジスタ111Lのゲートを駆動する。詳細にはゲートドライバ112Lは、直流電圧Vregを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号S1Lに応じたゲート電圧LG1をトランジスタ111Lのゲートに供給することでトランジスタ111Lの状態を制御する。ゲートドライバ112Lは、ローサイド制御信号S1Lのレベルがハイレベル、ローレベルであるとき、ゲート電圧LG1のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧LG1におけるハイレベルは直流電圧Vregの電位レベルに相当し、ゲート電圧LG1におけるローレベルはグランドの電位レベルに相当する。トランジスタ111Lは、ゲート電圧LG1がハイレベルであるときにオン状態となり、ゲート電圧LG1がローレベルであるときにオフ状態となる。
【0032】
降圧コンバータ110では、出力電圧Vout1に対して目標電圧Vtg1が設定されている。目標電圧Vtg1は所定の正の直流電圧値(例えば5V)を有する。制御回路113は、出力電圧Vout1が目標電圧Vtg1と一致するように(従って、出力電圧Vout1及び目標電圧Vtg1間の差を減ずるように)、帰還信号Vfb1に基づき、制御信号S1H及びS1Lの生成及び出力を通じてトランジスタ111H及び111Lのオン/オフ状態を制御する。
【0033】
入力電圧Vinが目標電圧Vtg1よりも高い場合、制御回路113は、トランジスタ111H及び111Lを交互にオン、オフとする降圧スイッチング制御SC1を行う。制御回路113による降圧スイッチング制御SC1では、トランジスタ111Hがオン且つトランジスタ111Lがオフとされる出力ハイ状態と、トランジスタ111Hがオフ且つトランジスタ111Lがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Vfb1に基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Vout1が目標電圧Vtg1と一致するように(従って、出力電圧Vout1及び目標電圧Vtg1間の差を減ずるように)行われる。制御回路113は、帰還信号Vfb1に基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ110の出力デューティが調整されるものとする。降圧コンバータ110において、出力デューティとは、出力ハイ状態とされる区間と出力ロー状態とされる区間との和に対する、出力ハイ状態とされる区間の比を表す(他の任意の降圧コンバータ及び昇圧コンバータについても同様)。
【0034】
降圧スイッチング制御SC1では、周知の如く、出力ハイ状態にて入力電圧Vinの印加端子151からトランジスタ111Hを通じてインダクタL1に電流が流れてインダクタL1にエネルギが蓄積され、その後の出力ロー状態にて、インダクタL1の蓄積エネルギに基づく電流がトランジスタ111Lを通じてインダクタL1に流れる。降圧コンバータ110において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Vinの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードSW1に生じるが、このスイッチング電圧がインダクタL1及びコンデンサCout1にて平滑化されることで直流の出力電圧Vout1が得られる。尚、降圧スイッチング制御SC1において、トランジスタ111H及び111L間の貫通電流の発生を防止するべく、出力ハイ状態とされる区間と出力ロー状態とされる区間との間に、トランジスタ111H及び111Lの双方がオフとされるデッドタイム区間が適宜挿入されて良い(他の任意の降圧スイッチング制御及び昇圧スイッチング制御についても同様)。
【0035】
降圧コンバータ110では、コンデンサC1及びダイオードD1によりブートストラップ回路BC1が形成されており、ブートストラップ回路BC1を用いてトランジスタ111Hのゲート駆動が可能となる。即ち、降圧コンバータ110において、降圧スイッチング制御SC1が実行される場合、トランジスタ111Lがオンされる出力ロー状態であるときに(即ち、スイッチノードSW1の電圧が実質的に0Vであるときに)ブートノードBT1を高電位側にしてダイオードD1を通じ直流電圧VregによりコンデンサC1が充電され、その後、出力ハイ状態に切り替わると、コンデンサC1の端子間電圧が直流電圧Vregにて維持されたままスイッチノードSW1の電圧が実質的に入力電圧Vinに上昇するため、ブート電圧Vbt1は実質的に電圧(Vreg+Vin)となる(ここでは説明の便宜上、ダイオードD1の順方向電圧を無視)。つまり、図2(a)に示す如く、ノードBT1及びSW1間の電圧(Vbt1−Vsw1)は常に直流電圧Vregと実質的に同じとなり、故にドライバ112Hによってトランジスタ111Hをオン、オフすることが可能となる。
【0036】
降圧コンバータ110において、基本的には入力電圧Vinは目標電圧Vtg1よりも高いのであるが、入力電圧Vinが目標電圧Vtg1以下である場合には、制御回路113はハイサイド固定オン制御を行う。制御回路113によるハイサイド固定オン制御では、トランジスタ111H、111Lが、夫々、オン、オフに維持されるよう、制御信号S1H、S1Lが夫々ハイレベル、ローレベルに固定される。例えば、図3(a)に示す如く、入力電圧Vinが目標電圧Vtg1よりも高く制御回路113により降圧スイッチング制御SC1が行われている状態を起点として、入力電圧Vinが目標電圧Vtg1に向けて低下してくると、降圧コンバータ110の出力デューティが100%に向けて高まってゆき(高まる様子は図3(a)にて省略)、入力電圧Vinが目標電圧Vtg1以下となると出力デューティが100%に固定される状態に至る。この出力デューティが100%に固定される制御がハイサイド固定オン制御に相当する。その後、入力電圧Vinが上昇して目標電圧Vtg1を上回れば降圧スイッチング制御SC1が再開される。尚、図面の簡略化のため、図3(a)では、出力デューティが変調される様子及びスイッチ電圧Vsw1の振幅変動の様子の図示が省略されている(後述の図3(b)及び図8でも同様)。
【0037】
[降圧コンバータ120]
次に降圧コンバータ120について説明する。降圧コンバータ120の構成要素、構成要素間の接続関係及び各構成要素の機能は、降圧コンバータ110のそれらと同様であるが、以下に降圧コンバータ120の詳細説明を設けておく。降圧コンバータ120は、ハイサイドトランジスタ121H、ローサイドトランジスタ121L、ハイサイドドライバ122H、ローサイドドライバ122L、制御回路123、レベルシフタ124、帰還回路125、ブートストラップ用ダイオードD2、ブートストラップ用コンデンサC2、インダクタL2、及び、出力コンデンサCout2を備えて構成される。トランジスタ121H及び121Lは、Nチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。
【0038】
トランジスタ121Hのドレインは、入力電圧Vinが加わる端子151(入力電圧印加端子)に接続され、トランジスタ121Hのソースとトランジスタ121LのドレインはスイッチノードSW2にて互いに共通接続され、トランジスタ121Lのソースはグランドに接続される。即ち、トランジスタ121H及び121Lの直列回路に対して入力電圧Vinが印加される。
【0039】
コンデンサC2の一端はスイッチノードSW2に接続され、コンデンサC2の他端はブートノードBT2に接続される。ダイオードD2のアノードは所定の正の直流電圧Vregが印加される端子152に接続され、ダイオードD2のカソードはブートノードBT2に接続される。インダクタL2の一端はスイッチノードSW2に接続され、インダクタL2の他端は出力ノードOUT2に接続される。コンデンサCout2は出力ノードOUT2とグランドとの間に設けられる。出力ノードOUT2に出力電圧Vout2が生じ、出力電圧Vout2が加わるべき端子154(出力電圧印加端子)に出力ノードOUT2が接続される。また、出力ノードOUT2は帰還回路125にも接続される。帰還回路125は出力電圧Vout2に応じた帰還信号Vfb2を制御回路123に出力する。例えば、帰還回路125は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Vout2の分圧を示す信号を帰還信号Vfb2として生成する。
【0040】
制御回路123は、帰還信号Vfb2に基づいて、ハイサイドドライバ122Hに対するハイサイド制御信号S2H及びローサイドドライバ122Lに対するローサイド制御信号S2Lを生成及び出力する。制御信号S2H及びS2Lは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号S2H及びS2Lの夫々において、ハイレベルは直流電圧Vregの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ124に対し、直流電圧Vregが印加される端子とグランドが接続され、且つ、ノードBT2及びSW2が接続される。レベルシフタ124は、供給される直流電圧VregとノードBT2及びSW2間の電圧とに基づき、制御信号S2Hのレベルをシフトしてシフト後のハイサイド制御信号S2H’を生成する。ハイサイド制御信号S2H’も、ハイサイド制御信号S2Hと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号S2H’におけるハイレベルはブートノードBT2の電位レベルに相当し、ハイサイド制御信号S2H’におけるローレベルはスイッチノードSW2の電位レベルに相当する。制御信号S2Hがハイレベル、ローレベルであるとき、制御信号S2H’も夫々ハイレベル、ローレベルとなる。以下、ブートノードBT2に加わる電圧をブート電圧Vbt2にて表すことがあり、スイッチノードSW2に加わる電圧をスイッチ電圧Vsw2にて表すことがある。
【0041】
ゲートドライバ122Hは、トランジスタ121Hのゲートに接続されてトランジスタ121Hのゲートを駆動する。詳細にはゲートドライバ122Hは、ブート電圧Vbt2を高電位側の電源電圧として且つスイッチ電圧Vsw2を低電位側の電源電圧として動作し、ハイサイド制御信号S2H’に応じたゲート電圧HG2をトランジスタ121Hのゲートに供給することでトランジスタ121Hの状態を制御する。ゲートドライバ122Hは、ハイサイド制御信号S2H’のレベルがハイレベル、ローレベルであるとき、ゲート電圧HG2のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧HG2におけるハイレベルはブート電圧Vbt2のレベルに相当し、ゲート電圧HG2におけるローレベルはスイッチ電圧Vsw2のレベルに相当する。トランジスタ121Hは、ゲート電圧HG2がハイレベルであるときにオン状態となり、ゲート電圧HG2がローレベルであるときにオフ状態となる。但し、ノードSW2及びBT2間の電位差がトランジスタ121Hのゲート閾値電圧未満となるとゲート電圧HG2がハイレベルであってもトランジスタ121Hはオン状態とならない。また、上記電位差がトランジスタ121Hのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ121Hのオン抵抗が相応に大きくなる。
【0042】
ゲートドライバ122Lは、トランジスタ121Lのゲートに接続されてトランジスタ121Lのゲートを駆動する。詳細にはゲートドライバ122Lは、直流電圧Vregを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号S2Lに応じたゲート電圧LG2をトランジスタ121Lのゲートに供給することでトランジスタ121Lの状態を制御する。ゲートドライバ122Lは、ローサイド制御信号S2Lのレベルがハイレベル、ローレベルであるとき、ゲート電圧LG2のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧LG2におけるハイレベルは直流電圧Vregの電位レベルに相当し、ゲート電圧LG2におけるローレベルはグランドの電位レベルに相当する。トランジスタ121Lは、ゲート電圧LG2がハイレベルであるときにオン状態となり、ゲート電圧LG2がローレベルであるときにオフ状態となる。
【0043】
降圧コンバータ120では、出力電圧Vout2に対して目標電圧Vtg2が設定されている。目標電圧Vtg2は所定の正の直流電圧値(例えば3V)を有する。制御回路123は、出力電圧Vout2が目標電圧Vtg2と一致するように(従って、出力電圧Vout2及び目標電圧Vtg2間の差を減ずるように)、帰還信号Vfb2に基づき、制御信号S2H及びS2Lの生成及び出力を通じてトランジスタ121H及び121Lのオン/オフ状態を制御する。
【0044】
入力電圧Vinが目標電圧Vtg2よりも高い場合、制御回路123は、トランジスタ121H及び121Lを交互にオン、オフとする降圧スイッチング制御SC2を行う。制御回路123による降圧スイッチング制御SC2では、トランジスタ121Hがオン且つトランジスタ121Lがオフとされる出力ハイ状態と、トランジスタ121Hがオフ且つトランジスタ121Lがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Vfb2に基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Vout2が目標電圧Vtg2と一致するように(従って、出力電圧Vout2及び目標電圧Vtg2間の差を減ずるように)行われる。制御回路123は、帰還信号Vfb2に基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ120の出力デューティが調整されるものとする。
【0045】
降圧スイッチング制御SC2では、周知の如く、出力ハイ状態にて入力電圧Vinの印加端子151からトランジスタ121Hを通じてインダクタL2に電流が流れてインダクタL2にエネルギが蓄積され、その後の出力ロー状態にて、インダクタL2の蓄積エネルギに基づく電流がトランジスタ121Lを通じてインダクタL2に流れる。降圧コンバータ120において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Vinの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードSW2に生じるが、このスイッチング電圧がインダクタL2及びコンデンサCout2にて平滑化されることで直流の出力電圧Vout2が得られる。
【0046】
降圧コンバータ120では、コンデンサC2及びダイオードD2によりブートストラップ回路BC2が形成されており、ブートストラップ回路BC2を用いてトランジスタ121Hのゲート駆動が可能となる。即ち、降圧コンバータ120において、降圧スイッチング制御SC2が実行される場合、トランジスタ121Lがオンされる出力ロー状態であるときに(即ち、スイッチノードSW2の電圧が実質的に0Vであるときに)ブートノードBT2を高電位側にしてダイオードD2を通じ直流電圧VregによりコンデンサC2が充電され、その後、出力ハイ状態に切り替わると、コンデンサC2の端子間電圧が直流電圧Vregにて維持されたままスイッチノードSW2の電圧が実質的に入力電圧Vinに上昇するため、ブート電圧Vbt2は実質的に電圧(Vreg+Vin)となる(ここでは説明の便宜上、ダイオードD2の順方向電圧を無視)。つまり、図2(b)に示す如く、ノードBT2及びSW2間の電圧(Vbt2−Vsw2)は常に直流電圧Vregと実質的に同じとなり、故にドライバ122Hによってトランジスタ121Hをオン、オフすることが可能となる。
【0047】
降圧コンバータ120において、基本的には入力電圧Vinは目標電圧Vtg2よりも高いのであるが、入力電圧Vinが目標電圧Vtg2以下である場合には、制御回路123はハイサイド固定オン制御を行う。制御回路123によるハイサイド固定オン制御では、トランジスタ121H、121Lが、夫々、オン、オフに維持されるよう、制御信号S2H、S2Lが夫々ハイレベル、ローレベルに固定される。例えば、図3(b)に示す如く、入力電圧Vinが目標電圧Vtg2よりも高く制御回路123により降圧スイッチング制御SC2が行われている状態を起点として、入力電圧Vinが目標電圧Vtg2に向けて低下してくると、降圧コンバータ120の出力デューティが100%に向けて高まってゆき(高まる様子は図3(b)にて省略)、入力電圧Vinが目標電圧Vtg2以下となると出力デューティが100%に固定される状態に至る。この出力デューティが100%に固定される制御がハイサイド固定オン制御に相当する。その後、入力電圧Vinが上昇して目標電圧Vtg2を上回れば降圧スイッチング制御SC2が再開される。
【0048】
[スイッチ回路130]
降圧コンバータ110について注目すると、理想的には、上述の如く(図2(a)参照)、ブート電圧Vbt1は常にスイッチ電圧Vsw1よりも直流電圧Vregだけ高くなるが、実際には、図4に示す如く、ハイサイドトランジスタ111Hがオンしている間、ハイサイドドライバ112Hに流れる電流(ドライバ112の消費電流であって、ブートノードBT1からドライバ112Hを通じてスイッチノードSW1に流れる電流)によって、ブート電圧Vbt1は時間の経過と共に低下してゆく。
【0049】
仮に、降圧コンバータ110にて十分に高いスイッチング周波数にて継続的に降圧スイッチング制御SC1が行われるのであれば、ハイサイドトランジスタ111Hをオンにすることができない程度にブート電圧Vbt1が低下する前にローサイドトランジスタ111Lがオンとなり、再度コンデンサC1を充電することができるため、問題は生じない。
【0050】
しかしながら、図1の電源回路100からスイッチ回路130を削除した仮想電源回路(不図示)において、入力電圧Vinが目標電圧Vtg1以下であるために制御信号S1Hがハイレベルに維持される場合には、制御信号S1Hがハイレベルであってもブート電圧Vbt1の低下により、ハイサイドトランジスタ111Hをオンに維持することができなくなり、結果、出力電圧Vout1が目標電圧Vtg1から大きくかけ離れたものとなる。降圧コンバータ110に注目して仮想電源回路の挙動を説明したが、降圧コンバータ120についても同様のことが言える。
(【0051】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

ローム株式会社
抵抗器
ローム株式会社
増幅器
ローム株式会社
発光装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
差動増幅器
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
半導体装置
ローム株式会社
ドライバ回路
ローム株式会社
クランプ回路
ローム株式会社
ドライバ回路
ローム株式会社
リニア電源回路
ローム株式会社
半導体発光装置
ローム株式会社
リニア電源回路
ローム株式会社
半導体発光装置
ローム株式会社
SiC半導体装置
ローム株式会社
SiC半導体装置
ローム株式会社
窒化物半導体装置
ローム株式会社
半導体装置の製造方法
ローム株式会社
電源IC及び電源回路
ローム株式会社
スイッチングデバイス
ローム株式会社
サーマルプリントヘッド
ローム株式会社
サーマルプリントヘッド
ローム株式会社
半導体素子および半導体装置
ローム株式会社
電源制御装置、および電源回路
ローム株式会社
半導体素子、および半導体素子の製造方法
ローム株式会社
電源制御装置、およびLLC共振コンバータ
ローム株式会社
電源制御装置、およびLLC共振コンバータ
ローム株式会社
電源制御装置、およびLLC共振コンバータ
ローム株式会社
信号生成回路、表示ドライバ及び画像表示装置
ローム株式会社
チップコンデンサおよびチップコンデンサの製造方法
続きを見る