TOP特許意匠商標
特許ウォッチ DM通知 Twitter
公開番号2019197808
公報種別公開特許公報(A)
公開日20191114
出願番号2018090879
出願日20180509
発明の名称窒化ガリウム積層基板および半導体装置
出願人学校法人法政大学,株式会社サイオクス,住友化学株式会社
代理人個人,個人
主分類H01L 29/861 20060101AFI20191018BHJP(基本的電気素子)
要約【課題】アバランシェ降伏による絶縁破壊が抑制され、かつ耐久性に優れる半導体装置を作製することができる窒化ガリウム積層基板を提供する。
【解決手段】n型不純物を含むn型窒化ガリウム層と、n型窒化ガリウム層上に設けられ、p型不純物を含み、n型窒化ガリウム層との界面にpn接合を形成し、pn接合に逆方向バイアス電圧が印加された時にアバランシェ現象による降伏より先にパンチスルー現象による降伏が発生するようなp型不純物濃度および厚さを有するp型窒化ガリウム層と、p型窒化ガリウム層上に設けられ、p型不純物をp型窒化ガリウム層よりも高い濃度で含むp型窒化ガリウムから形成され、価電子帯と伝導帯との間に少なくとも1つ以上の中間準位を有し、p型窒化ガリウム層でのパンチスルー現象による降伏に起因する過電流を抑制するように構成される中間準位層と、を備える、窒化ガリウム積層基板が提供される。
【選択図】図1
特許請求の範囲【請求項1】
n型不純物を含むn型窒化ガリウム層と、
前記n型窒化ガリウム層上に設けられ、p型不純物を含み、前記n型窒化ガリウム層との界面にpn接合を形成し、前記pn接合に逆方向バイアス電圧が印加された時にアバランシェ現象による降伏より先にパンチスルー現象による降伏が発生するようなp型不純物濃度および厚さを有するp型窒化ガリウム層と、
前記p型窒化ガリウム層上に設けられ、p型不純物を前記p型窒化ガリウム層よりも高い濃度で含むp型窒化ガリウムから形成され、価電子帯と伝導帯との間に少なくとも1つ以上の中間準位を有し、前記p型窒化ガリウム層での前記パンチスルー現象による降伏に起因する過電流を抑制するように構成される中間準位層と、を備える、窒化ガリウム積層基板。
続きを表示(約 1,700 文字)【請求項2】
前記中間準位層のp型不純物濃度が5.0×10
19
cm
−3
以上である、
請求項1に記載の窒化ガリウム積層基板。
【請求項3】
前記中間準位層の厚さが5nm以上50nm以下である、
請求項1または2に記載の窒化ガリウム積層基板。
【請求項4】
前記アバランシェ現象による降伏が生じるときのアバランシェ降伏電圧をV

、前記パンチスルー現象による降伏が生じるときのパンチスルー降伏電圧をV

としたとき、
温度が所定の閾値よりも低い場合、V

≦V

であって、前記アバランシェ現象の発生により前記パンチスルー現象が誘発され、もしくは前記アバランシェ現象と同時に前記パンチスルー現象が発生し、
温度が前記所定の閾値以上の場合、V

>V

であって、前記アバランシェ現象よりも先に前記パンチスルー現象が発生することにより、
前記アバランシェ現象による降伏より先に前記パンチスルー現象による降伏が発生するように構成される、
請求項1〜3のいずれか1項に記載の窒化ガリウム積層基板。
【請求項5】
前記パンチスルー降伏電圧が前記アバランシェ降伏電圧の2倍以下である、
請求項4に記載の窒化ガリウム積層基板。
【請求項6】
前記所定の閾値が110℃以上130℃以下である、
請求項4又は5に記載の窒化ガリウム積層基板。
【請求項7】
前記p型窒化ガリウム層のp型不純物濃度が1.0×10
17
cm
−3
以上1.0×10
18
cm
−3
以下である、
請求項1〜6のいずれか1項に記載の窒化ガリウム積層基板。
【請求項8】
前記p型窒化ガリウム層は、厚さ方向の前記中間準位層側に向かってp型不純物濃度が高くなるように構成されている、
請求項1〜7のいずれか1項に記載の窒化ガリウム積層基板。
【請求項9】
前記p型窒化ガリウム層の厚さが700nm以下である、
請求項1〜8のいずれか1項に記載の窒化ガリウム積層基板。
【請求項10】
前記中間準位は、前記p型不純物によって前記窒化ガリウムに導入された欠陥により形成されている、
請求項1〜9のいずれか1項に記載の窒化ガリウム積層基板。
【請求項11】
前記中間準位層は、前記中間準位を形成する欠陥が面内で均一となるように構成されている、
請求項1〜10のいずれか1項に記載の窒化ガリウム積層基板。
【請求項12】
n型不純物を含むn型窒化ガリウム層と、
前記n型窒化ガリウム層上に設けられ、p型不純物を含み、前記n型窒化ガリウム層との界面にpn接合を形成し、前記pn接合に逆方向バイアス電圧が印加された時にアバランシェ現象による降伏より先にパンチスルー現象による降伏が発生するようなp型不純物濃度および厚さを有するp型窒化ガリウム層と、
前記p型窒化ガリウム層上に設けられ、p型不純物を前記p型窒化ガリウム層よりも高い濃度で含むp型窒化ガリウムから形成され、価電子帯と伝導帯との間に少なくとも1つ以上の中間準位を有し、前記p型窒化ガリウム層での前記パンチスルー現象による降伏に起因する過電流を抑制するように構成される中間準位層と、を備える、半導体装置。
【請求項13】
pn接合を有する窒化ガリウム積層基板から形成され、
前記pn接合への逆方向バイアス電圧の印加により、電流値が1μA以上の電流が生じる場合を降伏としたとき、前記降伏が生じるような逆方向バイアス電圧を繰り返し印加しても絶縁破壊が生じないような耐久性を有する、半導体装置。

発明の詳細な説明【技術分野】
【0001】
本発明は、窒化ガリウム積層基板および半導体装置に関する。
続きを表示(約 9,800 文字)【背景技術】
【0002】
ダイオードやトランジスタ等のpn接合を有する半導体装置は、例えば、III族窒化物基板上にn型やp型のIII族窒化物結晶膜(以下、エピ層ともいう)をエピタキシャル成長させたIII族窒化物積層基板を用いて作製される。
【0003】
pn接合を有する半導体装置では、pn接合に逆方向へ過大な電圧が印加されるとアバランシェ現象が生じ、逆電圧が増加することでアバランシェ現象による降伏(アバランシェ降伏)が起こることがある。アバランシェ降伏の結果、半導体装置は絶縁破壊してしまう。そのため、半導体装置に使用される積層基板には、逆方向バイアス電圧による絶縁破壊を抑制する観点から、逆耐圧特性の向上が求められている。
【0004】
逆耐圧特性を向上させる方法として、例えば特許文献1や2には、Si基板やSiC基板上にエピ層を形成した積層基板において、アバランシェ降伏が生じる電圧よりも低い電圧でパンチスルー現象が起こるように、p型エピ層の不純物濃度や厚さを調整することが開示されている。この方法では、半導体装置に逆方向バイアス電圧が印加されたときにアバランシェ降伏によって半導体装置が絶縁破壊する前に、パンチスルーにより電圧を降下させることができるので、絶縁破壊を抑制することができる。
【先行技術文献】
【特許文献】
【0005】
特開2000−340807号公報
特開2000−91596号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、半導体装置においてデバイス特性を向上させる観点から、III族窒化物の中でも窒化ガリウム(GaN)から形成される積層基板を使用することが検討されている。
【0007】
本発明者らの検討によると、GaN積層基板について、アバランシェ降伏により絶縁破壊が生じてしまう前にパンチスルー現象による降伏が発生するように構成することで、半導体装置でのアバランシェ降伏による絶縁破壊を回避できることが見出された。しかし、GaN積層基板では、逆方向バイアス電圧が繰り返し印加されたときに、Si積層基板やSiC積層基板と比較して半導体装置が損傷しやすいことが確認された。つまり、デバイスとしての耐久性が低い傾向にあることが確認された。
【0008】
本発明の一目的は、アバランシェ降伏による絶縁破壊が抑制され、かつ耐久性に優れる半導体装置を作製することができる窒化ガリウム積層基板を提供することである。
【課題を解決するための手段】
【0009】
本発明の一態様によれば、
n型不純物を含むn型窒化ガリウム層と、
前記n型窒化ガリウム層上に設けられ、p型不純物を含み、前記n型窒化ガリウム層との界面にpn接合を形成し、前記pn接合に逆方向バイアス電圧が印加された時にアバランシェ現象による降伏より先にパンチスルー現象による降伏が発生するようなp型不純物濃度および厚さを有するp型窒化ガリウム層と、
前記p型窒化ガリウム層上に設けられ、p型不純物を前記p型窒化ガリウム層よりも高い濃度で含むp型窒化ガリウムから形成され、価電子帯と伝導帯との間に少なくとも1つ以上の中間準位を有し、前記p型窒化ガリウム層での前記パンチスルー現象による降伏に起因する過電流を抑制するように構成される中間準位層と、を備える
窒化ガリウム積層基板が提供される。
【0010】
本発明の他の態様によれば、
n型不純物を含むn型窒化ガリウム層と、
前記n型窒化ガリウム層上に設けられ、p型不純物を含み、前記n型窒化ガリウム層との界面にpn接合を形成し、前記pn接合に逆方向バイアス電圧が印加された時にアバランシェ現象による降伏より先にパンチスルー現象による降伏が発生するようなp型不純物濃度および厚さを有するp型窒化ガリウム層と、
前記p型窒化ガリウム層上に設けられ、p型不純物を前記p型窒化ガリウム層よりも高い濃度で含むp型窒化ガリウムから形成され、価電子帯と伝導帯との間に少なくとも1つ以上の中間準位を有し、前記p型窒化ガリウム層での前記パンチスルー現象による降伏に起因する過電流を抑制するように構成される中間準位層と、を備える、
半導体装置が提供される。
【発明の効果】
【0011】
アバランシェ降伏による絶縁破壊が抑制され、かつ耐久性に優れる半導体装置を作製することができる窒化ガリウム積層基板が得られる。
【図面の簡単な説明】
【0012】
図1は、本発明の一実施形態にかかる窒化ガリウム積層基板の断面概略図である。
図2は、本発明の一実施形態にかかる半導体装置の断面概略図である。
図3は、実施例1の半導体装置について逆方向バイアスを印加したときのIV特性を示す図である。
図4は、実施例1の半導体装置について温度を変化させて逆方向バイアスを印加したときのIV特性の温度依存性を示す図である。
図5は、比較例1の半導体装置について逆方向バイアスを印加したときのIV特性を示す図である。
【発明を実施するための形態】
【0013】
上述したように、GaN積層基板を、アバランシェ降伏により絶縁破壊が生じる前にパンチスルー現象による降伏が発生するように構成することで、半導体装置でのアバランシェ降伏による絶縁破壊を抑制できるものの、逆電圧を繰り返し印加したときの耐久性が低くなる傾向がある。本発明者らは、このGaN積層基板に特有の課題について検討を行い、pn接合に逆方向バイアス電圧が印加されてパンチスルー現象が生じたときに流れる電流(以下、パンチスルー電流ともいう)の影響に着目した。そして、GaN積層基板から作製される半導体装置では、Si積層基板やSiC積層基板の場合と比べて、パンチスルー電流が過電流となって、GaN積層基板におけるエピ層の結晶が損傷しやすいことが推測された。つまり、GaN積層基板の場合、逆方向バイアス電圧の繰り返し印加によって結晶に損傷が蓄積しやすく、耐久性が低い傾向にあると推測した。
【0014】
本発明者らは、上記推測に基づき、GaN積層基板において、パンチスルーによる過電流を抑制すべく、種々の方法を検討した。そして、GaN積層基板のp型GaN層の表面に、p型GaN層よりもp型不純物濃度が高く、価電子帯と伝導帯との間に少なくとも1つ以上の中間準位を有する中間準位層を設けたところ、所望の耐久性を実現できることを見出した。本発明は、上記知見に基づいて成されたものである。
【0015】
<本発明の一実施形態>
以下、本発明の一実施形態にかかる窒化ガリウム積層基板および半導体装置について説明する。図1は、本発明の一実施形態にかかる窒化ガリウム積層基板の断面概略図である。図2は、本発明の一実施形態にかかる半導体装置の断面概略図である。
【0016】
図1に示すように、本実施形態の窒化ガリウム積層基板10(GaN積層基板10)は、GaN基板11と、GaN基板11上にn型GaN層12、p型GaN層13、中間準位層14が積層されて構成されている。
【0017】
GaN基板11は、n型GaN結晶から形成されており、例えば、サファイア基板等の下地基板上にGaN結晶をエピタキシャル成長させ、成長させた結晶を下地基板から切り出してその表面を研磨することにより作製することができる。結晶成長の手法としては、気相成長法や液相成長法を問わず、あらゆる公知の手法を用いることが可能である。例えば、気相成長法として、有機金属気相成長法(MOCVD法)、ハイドライド気相成長法(HVPE法)を用いたり、ボイド形成剥離法(VAS法)を用いたりすることができる。GaN基板11は、例えば、円板形状とすることができ、その厚さは自立可能な厚さであれば特に限定されず、例えば0.4mm以上1.0mm以下とするとよい。GaN基板11におけるn型不純物の濃度は、例えば、1.0×10
18
cm
−3
以上1.0×10
19
cm
−3
以下とするとよい。
【0018】
GaN基板11上には、n型GaN層12が設けられている。n型GaN層12は、n型不純物を含む窒化ガリウムから形成されている。n型不純物としては、SiやGe等の従来公知の元素を使用することができる。n型GaN層12に含まれるn型不純物の濃度は、半導体装置に要求されるデバイス特性に応じて適宜変更することができ、例えば、1.0×10
15
cm
−3
以上5.0×10
16
cm
−3
以下とするとよい。また、n型GaN層12の厚さも同様に適宜変更することができ、例えば、例えば10μm以上40μm以下とするとよい。
【0019】
n型GaN層12上には、p型GaN層13が設けられている。p型GaN層13は、p型不純物を含む窒化ガリウムから形成されて、n型GaN層12との界面でpn接合を形成する。本実施形態では、p型GaN層13は、アバランシェ現象による降伏で絶縁破壊が生じる前にパンチスルー現象による降伏が発生するようなp型不純物濃度と厚さを有する。このようなp型GaN層13によれば、n型GaN層12との界面のpn接合に逆方向バイアス電圧が印加されたときに、その電圧の増加にともなって、pn接合に形成される空乏層が広がる。そして、空乏層がpn接合の界面からp型GaN層13の表面に到達すると、パンチスルー現象による降伏が生じる。これにより、パンチスルー電流(いわゆる降伏電流)が流れ、半導体装置の絶縁破壊を未然に防ぐことが可能となる。
【0020】
ここで、p型GaN層13において、アバランシェ現象による降伏より前にパンチスルー現象による降伏が発生するメカニズムについて具体的に説明する。なお、以下では、アバランシェ現象による降伏をアバランシェ降伏、この降伏が生じるときの電圧をアバランシェ降伏電圧V

、パンチスルー現象による降伏をパンチスルー降伏、この降伏が生じるときの電圧をパンチスルー降伏電圧V

として説明する。
【0021】
従来のGaN積層基板は、一般的に、パンチスルー降伏電圧V

がアバランシェ降伏電圧V

に対して過度に大きくなるように構成される。例えば、V

がV

の10倍以上となるように構成される。そのため、従来の半導体装置は、逆バイアス電圧が印加されたときに、パンチスルー現象が生じることなく、アバランシェ降伏が起こることで、絶縁破壊してしまう。
【0022】
これに対して、本実施形態では、p型GaN層13をパンチスルー現象が発生するように構成し、パンチスルー降伏電圧V

をアバランシェ降伏電圧V

に対して過度に大きくならないようにしている。このようなp型GaN層13によれば、パンチスルー降伏電圧V

が温度にかかわらず一定であるのに対してアバランシェ降伏電圧V

は温度の上昇に伴って高くなるため、V

とV

との相関が温度によって変化し、異なるメカニズムでパンチスルー現象が発生することが見出された。
【0023】
具体的には、p型GaN層13の温度が所定の閾値よりも低い場合、アバランシェ降伏電圧V

がパンチスルー降伏電圧V

以下となる(V

≦V

)。この場合、一般的にはV

≦V

であることから、アバランシェ降伏が先に引き起こされて絶縁破壊が生じると考えられる。しかし、p型GaN層13では、アバランシェ現象が発生した後にパンチスルー現象が誘発される、もしくはアバランシェ現象と同時にパンチスルー現象が発生することになる。つまり、本来のパンチスルー降伏電圧よりも低い電圧でパンチスルー現象が発生する。このため、アバランシェ降伏よりも先にパンチスルー降伏が発生することになる。
【0024】
一方、p型GaN層13の温度が所定の閾値以上となる場合、アバランシェ降伏電圧V

がパンチスルー降伏電圧V

よりも大きくなる(V

<V

)。この場合、V

<V

であることから、アバランシェ現象よりも先にパンチスルー現象が必ず発生することで、アバランシェ降伏よりも先にパンチスルー降伏が発生することになる。
【0025】
このように、p型GaN層13によれば、その温度にかかわらず、逆方向バイアス電圧が高い場合にパンチスルー現象が発生して絶縁破壊を未然に防ぐことができる。
【0026】
パンチスルー現象が誘発する理由は明確ではないが、以下のように推測される。p型GaN層13中では逆バイアスの印加により正孔が発生する。この正孔は、本来、トンネル効果によりp型GaN層13、中間準位層14および第2の電極22を自由に行き来する。しかし、本実施形態では逆バイアスの印加によりp型GaN層13中に蓄積するものと考えられ、蓄積した正孔によって、結果的に、パンチスルー現象が生じるようなパスが形成されたためと推測される。
【0027】
なお、上記温度の閾値は、アバランシェ降伏電圧とパンチスルー降伏電圧との大小関係が逆転するときの温度となる。この閾値は、特に限定されないが、例えば110℃〜130℃である。
【0028】
また、低温度でのパンチスルー現象の誘発をより確実に生じさせる観点からは、パンチスルー降伏電圧(V

)がアバランシェ降伏電圧(V

)の2倍以下であることが好ましい。つまり、低温度において、V

≦2×V

であることが好ましい。また、V

とV

とが同程度であることがより好ましい。
【0029】
p型GaN層13に添加するp型不純物としては、MgやZn等の従来公知の元素を使用することができる。
【0030】
p型GaN層13に含まれるp型不純物の濃度は、アバランシェ現象による降伏より先にパンチスルー現象による降伏が発生するような濃度であれば特に限定されない。逆バイアス時に空乏層を広げやすくしてパンチスルー降伏電圧を低くする観点からは、p型不純物の濃度を低くするとよい。具体的には、p型不純物の濃度は1×10
17
cm
−3
以上1×10
18
cm
−3
以下とすることが好ましい。
【0031】
また、p型GaN層13は、パンチスルー現象をより確実に生じさせる観点からは、厚さ方向の中間準位層14に向かってp型不純物の濃度が高くなるように構成されていることが好ましい。例えば、p型GaN層13において、n型GaN層12側におけるp型不純物の濃度が1.0×10
17
cm
−3
、中間準位層14側におけるp型不純物の濃度が5.0×10
17
cm
−3
となるように、厚さ方向でp型不純物の濃度を変化させるとよい。
【0032】
p型GaN層13の厚さは、パンチスルー現象による降伏が発生するような厚さであれば特に限定されず、p型不純物の濃度に応じて適宜変更するとよい。パンチスルー現象をより確実に生じさせる観点からは、p型GaN層13の厚さは薄くするとよい。具体的には、p型GaN層13の厚さは、700nm以下であることが好ましく、300nm以上700nm以下であることがより好ましい。
【0033】
p型GaN層13上には、中間準位層14が設けられている。中間準位層14は、p型不純物をp型GaN層13よりも高い濃度で含むp型GaNから形成され、価電子帯と伝導帯との間に少なくとも1つ以上の中間準位を有する。ここで、中間準位は、p型不純物によってGaN結晶に導入された欠陥により形成されており、GaN結晶の価電子帯と伝導帯との間(バンドギャップ)にあって、p型不純物による不純物準位とは異なる準位を示す。1つ以上の中間準位を有する中間準位層14によれば、p型GaN層13にてパンチスルー電流が生じたときに過電流とならないように電流量を適切に調整することができる。
【0034】
中間準位層14に含まれるp型不純物の濃度は、特に限定されないが、中間準位層14に複数の中間準位を導入して過電流をより抑制する観点からは、5×10
19
cm
−3
以上であることが好ましい。一方、中間準位層14において適度な結晶性を維持する観点からは、p型不純物の濃度は、1×10
21
cm
−3
以下であることが好ましい。
【0035】
中間準位層14の厚さは、p型GaN層13での過電流をより抑制する観点からは、5nm以上50nm以下であることが好ましい。
【0036】
中間準位層14は、p型GaN層13での過電流をより抑制する観点からは、中間準位を形成する欠陥が面内で均一に形成されていることが好ましい。
【0037】
本実施形態のGaN積層基板10は、例えば以下のように作製することができる。
【0038】
まず、種結晶基板として、n型のGaN単結晶から形成されるGaN基板11を準備する。
【0039】
続いて、例えばMOCVD法などの気相成長法により、GaN基板11上にn型GaN結晶を成長させて、n型GaN層12を形成する。なお、n型GaN層12の成長条件としては、特に限定されないが、例えば、成長温度を950〜1150℃、成長圧力を0.02〜0.08MPaの範囲からそれぞれ適宜選択するとよい。
【0040】
続いて、n型GaN層12上にp型GaN結晶を成長させて、p型GaN層13を形成する。このとき、アバランシェ降伏より先にパンチスルー現象による降伏が発生するように、p型不純物の濃度を低くしたり、p型GaN層13を薄く形成したりする。例えば、p型不純物の濃度を1×10
17

−3
以上1×10
18

−3
以下としつつ、厚さを700nm以下となるようにp型GaN層13を形成する。なお、p型GaN層13の成長条件としては、特に限定されないが、例えば、成長温度を950〜1150℃、成長圧力を0.02〜0.08MPaの範囲からそれぞれ適宜選択するとよい。
【0041】
続いて、p型GaN層13上に、p型GaN層13よりもp型不純物の濃度が高いp型GaN結晶を成長させて、中間準位層14を形成する。中間準位層14では、p型不純物を比較的高濃度とすることで、GaN結晶に不純物による欠陥を形成し、中間準位を導入することができる。中間準位層14の成長条件としては、p型不純物の濃度を高めるような条件であれば特に限定されないが、例えば、成長温度を950〜1150℃、成長圧力を0.02〜0.08MPaの範囲からそれぞれ適宜選択するとよい。
【0042】
以上により、本実施形態のGaN積層基板10が得られる。
【0043】
なお、得られたGaN積層基板10は、必要に応じて、p型GaN結晶に含まれるp型不純物を活性化させるべく、アニール処理を施してもよい。アニール処理としては、例えば、窒素雰囲気において850℃で30分、加熱処理するとよい。
【0044】
本実施形態の半導体装置20は、図2に示すように、上述したGaN積層基板10のn型GaN層12、p型GaN層13および中間準位層14を、上面と側面とを有するメサ構造となるように加工したうえで、電極21,22や絶縁膜24を設けて作製される。
【0045】
GaN積層基板10のGaN基板11側の面には、第1の電極21が設けられている。第1の電極21としては、GaN基板11とオーミック接続できるようなものであれば特に限定されず、例えばTi層とAl層とを積層させた金属膜を用いることができる。
【0046】
GaN積層基板10の中間準位層14側の面には、第2の電極22が設けられている。第2の電極22としては、中間準位層14とオーミック接続できるようなものであれば特に限定されず、例えばPd層とNi層とを積層させた金属膜を用いることができる。第2の電極22には、表面電荷分布を制御するために、図2に示すように、フィールドプレート電極23が設けられてもよい。
【0047】
GaN積層基板10のメサ構造には、その側面部分と上面の一部とを被覆するように、スピンオングラス層25を介して絶縁膜24が設けられている。絶縁膜24は、例えば、SiO

を用いて形成される。スピンオングラス層25は、絶縁膜24を形成する領域における凹凸を平坦化する目的で設けてもよく、例えば、液状のSiO

をスピンコートで塗布し熱処理することで形成することができる。
【0048】
本実施形態の半導体装置20は、例えばハイブリッド自動車や電車などの電力制御用素子、サージアブソーバーなどとして使用することができる。
【0049】
<本実施形態にかかる効果>
本実施形態によれば、以下に示す1つ又は複数の効果を奏する。
【0050】
本実施形態のGaN積層基板10は、n型GaN層12、p型GaN層13および中間準位層14を積層させて形成されており、p型GaN層13は、アバランシェ現象による降伏より先にパンチスルー現象による降伏が発生するようなp型不純物濃度および厚さを有し、中間準位層14は、p型不純物をp型GaN層13よりも高い濃度で含み、中間準位を有するように構成されている。このようなGaN積層基板10から作製される半導体装置20は、pn接合に逆方向バイアス電圧が印加されたときに、アバランシェ降伏よりも先にパンチスルー降伏によりパンチスルー電流(降伏電流)が流れるため、絶縁破壊しにくい。しかも、半導体装置20は、p型GaN層13と第2の電極22との間に中間準位層14を有するので、pn接合へ逆方向バイアス電圧が繰り返し印加された場合であっても絶縁破壊しにくく、耐久性に優れている。
(【0051】以降は省略されています)

関連特許

学校法人法政大学
窒化ガリウム積層基板および半導体装置
学校法人法政大学
表面性状解析方法、表面性状比較評価方法、及び表面形状測定システム
個人
直流遮断器
京セラ株式会社
試料保持具
KOA株式会社
抵抗器
株式会社東芝
半導体装置
第一電子工業株式会社
コネクタ
株式会社東芝
半導体装置
株式会社東芝
半導体装置
株式会社東芝
半導体装置
第一電子工業株式会社
コネクタ
ショット日本株式会社
気密端子
第一電子工業株式会社
コネクタ
エイブリック株式会社
半導体装置
エイブリック株式会社
半導体装置
株式会社デンソー
冷却装置
古河電池株式会社
鉛蓄電池
日新イオン機器株式会社
イオン源
キヤノン株式会社
電子機器
三菱製紙株式会社
導電材料積層体
株式会社GSユアサ
蓄電装置
株式会社GSユアサ
蓄電装置
株式会社GSユアサ
蓄電装置
株式会社GSユアサ
蓄電装置
富士電機株式会社
半導体装置
日星電気株式会社
フラットケーブル
三菱電機株式会社
回路遮断器
富士電機株式会社
半導体装置
株式会社GSユアサ
蓄電装置
株式会社ヨコオ
コネクタ
ローム株式会社
電子装置
第一精工株式会社
電気コネクタ
日本化薬株式会社
電流遮蔽装置
ローム株式会社
発光装置
ローム株式会社
電子装置
株式会社村田製作所
半導体装置
続きを見る